JPH0234035A - Ｄ／ａ変換器 - Google Patents
Ｄ／ａ変換器Info
- Publication number
- JPH0234035A JPH0234035A JP63184903A JP18490388A JPH0234035A JP H0234035 A JPH0234035 A JP H0234035A JP 63184903 A JP63184903 A JP 63184903A JP 18490388 A JP18490388 A JP 18490388A JP H0234035 A JPH0234035 A JP H0234035A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input terminal
- terminal
- reference voltage
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は抵抗ラダー形Ｄ／Ａ変換器に関するものである
。
。
従来の技術
近年、デジタル回路の発達は目覚ましいものがある。特
にデジタルとアナログのインターフェイスであるＤ／Ａ
変換器は大変重要であり、多くの場所で使用されるよう
になってきた。
にデジタルとアナログのインターフェイスであるＤ／Ａ
変換器は大変重要であり、多くの場所で使用されるよう
になってきた。
以下に従来のＤ／Ａ変化器について説明する。
第２図は従来のＤ／Ａ変換器の回路図である。
１〜４は基準電圧発生用の各抵抗で直列に接続されてい
る。５，６．７は基準電圧発生用の各抵抗１．２．３．
４により分割された基準電圧が現れる端子、８．９，１
０，１１．１２は基準電圧を取り出す各スイッチ、１３
．１４．１５，１６゜１７は各スイッチを選択するため
の制御信号入力端子である。１８は基準電圧のための正
電圧入力端子、１９は基準電圧のための負電圧入力端子
、２０は電圧出力端子である。
る。５，６．７は基準電圧発生用の各抵抗１．２．３．
４により分割された基準電圧が現れる端子、８．９，１
０，１１．１２は基準電圧を取り出す各スイッチ、１３
．１４．１５，１６゜１７は各スイッチを選択するため
の制御信号入力端子である。１８は基準電圧のための正
電圧入力端子、１９は基準電圧のための負電圧入力端子
、２０は電圧出力端子である。
つぎに、このＤ／Ａ変換器について、その動作を説明す
る。正の電圧（ＶＤＤ）が正電圧入力端子１８にくわえ
られ、負の電圧（ＶＳＳ）が負電圧入力端子１９にくわ
えられると抵抗１，２゜３．４によって分割された電圧
が各分割電圧端子５．６．７に現れる。そこで必要とな
る電圧を得るために、制御信号を各々にスイッチ制御用
端子１３．１４，１５，１６．１７のいずれかに加えて
スイッチをオンさせて出力端子に必要となる電圧を出力
させる。
る。正の電圧（ＶＤＤ）が正電圧入力端子１８にくわえ
られ、負の電圧（ＶＳＳ）が負電圧入力端子１９にくわ
えられると抵抗１，２゜３．４によって分割された電圧
が各分割電圧端子５．６．７に現れる。そこで必要とな
る電圧を得るために、制御信号を各々にスイッチ制御用
端子１３．１４，１５，１６．１７のいずれかに加えて
スイッチをオンさせて出力端子に必要となる電圧を出力
させる。
このときの出力電圧は
Ｖｏｕｔ（ｎ）” Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４で表わさ
れる。
れる。
（ｎ＝１で端子５の電圧、ｎ＝２で端子６の電圧、’ｎ
＝３で端子７の電圧である。）例えばＲ１＝Ｒ２＝Ｒ３
＝Ｒ４＝１０ΩＶＤＤ＝１０Ｖ ＶＳＳ＝ＯＶ 制御信号を１０に入力する。
＝３で端子７の電圧である。）例えばＲ１＝Ｒ２＝Ｒ３
＝Ｒ４＝１０ΩＶＤＤ＝１０Ｖ ＶＳＳ＝ＯＶ 制御信号を１０に入力する。
＝５．ＯＶ
となる。
発明が解決しようとする課題
しかしながら上記の従来の構成ではプロセスにおける注
入濃度の直線的な傾きにより基準電圧抵抗の抵抗値が変
化すると出力電圧が変化するという問題点を有していた
。
入濃度の直線的な傾きにより基準電圧抵抗の抵抗値が変
化すると出力電圧が変化するという問題点を有していた
。
例えばＲ１＝１０Ω Ｒ２＝２０Ω
Ｒ３＝３０Ω Ｒ４＝４０Ω
ＶＤＤ＝１０Ｖ ＶＳＳ＝ＯＶ
制御信号を１０に入力する。
＝７．ＯＶ
となり、目標とする５、ＯＶより高く、誤差となる。
本発明は上記従来の問題点を解決するもので、プロセス
における注入濃度の直線的な傾きにより基準電圧抵抗の
抵抗値が変化しても出力電圧が変化しないＤ／Ａ変換器
を提供する事を目的とする。
における注入濃度の直線的な傾きにより基準電圧抵抗の
抵抗値が変化しても出力電圧が変化しないＤ／Ａ変換器
を提供する事を目的とする。
課題を解決するための手段
この目的を達成するために本発明のＤ／Ａ変換器は基準
電圧発生用抵抗とその抵抗から差動の電圧を取り出す回
路とその電圧を減算する減算回路とから構成されている
。
電圧発生用抵抗とその抵抗から差動の電圧を取り出す回
路とその電圧を減算する減算回路とから構成されている
。
作用
この構成によってプロセスにおける注入濃度の直線的な
傾きにより基準電圧抵抗の抵抗値が変化しても出力電圧
が変化しないＤ／Ａ変換器を実現することができる。
傾きにより基準電圧抵抗の抵抗値が変化しても出力電圧
が変化しないＤ／Ａ変換器を実現することができる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例差動形Ｄ／Ａ変換器の回路図
を示すものである。第１図において、１〜４は基準電圧
発生用抵抗で直列に接続されている。５．９．７は基準
電圧発生用抵抗１，２゜３．４により分割された基準電
圧が現れる端子、８．９．１０ａ、１０ｂ、１１．１２
は基準電圧を取り出すスイッチ１３．ｌｉ １５ａ、１
５ｂ。
を示すものである。第１図において、１〜４は基準電圧
発生用抵抗で直列に接続されている。５．９．７は基準
電圧発生用抵抗１，２゜３．４により分割された基準電
圧が現れる端子、８．９．１０ａ、１０ｂ、１１．１２
は基準電圧を取り出すスイッチ１３．ｌｉ １５ａ、１
５ｂ。
１６．１７は各スイッチ８，９．１０ａ、１０ｂ。
１１．１２を選択するための制御信号入力端子である。
１８は基準電圧のための正電圧入力端子、１９は基準電
圧のための負電圧入力端子、２０は電圧出力端子である
。２１は電圧減算回路、２２は電圧減算回路の正入力端
子、２３は電圧減算回路負入力端子である。
圧のための負電圧入力端子、２０は電圧出力端子である
。２１は電圧減算回路、２２は電圧減算回路の正入力端
子、２３は電圧減算回路負入力端子である。
つぎに、この実施例の差動形Ｄ／Ａ変換器について、そ
の動作を説明する。正の電圧（ＶＤＤ）が正電圧入力端
子１８にくわえられ、負の電圧が正電圧入力端子１８に
くわえられ、負の電圧（ＶＳＳ）が負電圧入力端子１９
にくわえられると、抵抗１．２．３．４によって分割さ
れた電圧が現れる。そこで必要となる電圧を得るために
制御信号を各スイッチ制御用端子１３＋ ＩＣ１５ａ。
の動作を説明する。正の電圧（ＶＤＤ）が正電圧入力端
子１８にくわえられ、負の電圧が正電圧入力端子１８に
くわえられ、負の電圧（ＶＳＳ）が負電圧入力端子１９
にくわえられると、抵抗１．２．３．４によって分割さ
れた電圧が現れる。そこで必要となる電圧を得るために
制御信号を各スイッチ制御用端子１３＋ ＩＣ１５ａ。
１５ｂ、１６．１７のいずれかに加えるわけであるが、
このとき、゛制御信号を正電圧入力端子１８と負電圧入
力端子１９からみて等距離にあるスイッチに加えるよう
にする。具体的には複数のスイッチに対して、１３と１
７．１４と１６．１５ａと１５ｂといったようにペアー
で加える。そして選択された正電圧が電圧減算回路２１
の正入力端子２２に、負電圧が電圧減算回路２１の負入
力端子２２に入り減算されて出力される。減算回路２１
は （出力端子２０の電圧）＝（正入力端子２２の電圧）−
（負入力端子２３の電圧） となるように動作する。
このとき、゛制御信号を正電圧入力端子１８と負電圧入
力端子１９からみて等距離にあるスイッチに加えるよう
にする。具体的には複数のスイッチに対して、１３と１
７．１４と１６．１５ａと１５ｂといったようにペアー
で加える。そして選択された正電圧が電圧減算回路２１
の正入力端子２２に、負電圧が電圧減算回路２１の負入
力端子２２に入り減算されて出力される。減算回路２１
は （出力端子２０の電圧）＝（正入力端子２２の電圧）−
（負入力端子２３の電圧） となるように動作する。
（ｎ＝１で端子５と７からの差動電圧、ｎ＝２で端子６
と６からの差動電圧である。） で表わされる。
と６からの差動電圧である。） で表わされる。
例えばＲ１＝Ｒ２＝Ｒ３＝Ｒ４＝１０ΩＶＤＤ＝１０Ｖ
ＶＳＳ＝ＯＶ 制御信号を１４と１６に入力する。
ＶＳＳ＝ＯＶ 制御信号を１４と１６に入力する。
−５，ＯＶ
となる。
上記の構成ではプロセスにおける注入濃度の直線的な傾
きにより基準電圧抵抗の抵抗値が変化しても出力電圧が
変化しない 例えばＲ１＝１０Ω Ｒ２＝２０Ω Ｒ３＝３０Ω Ｒ４＝４０Ω ＶＤＤ＝１０Ｖ ＶＳＳ＝ＯＶ 制御信号を１４と１６に入力する。
きにより基準電圧抵抗の抵抗値が変化しても出力電圧が
変化しない 例えばＲ１＝１０Ω Ｒ２＝２０Ω Ｒ３＝３０Ω Ｒ４＝４０Ω ＶＤＤ＝１０Ｖ ＶＳＳ＝ＯＶ 制御信号を１４と１６に入力する。
−５，ＯＶ
となりプロセスにおける注入濃度の直線的な傾きにより
基準電圧抵抗の抵抗値が変化しない時と等しい電圧を出
力する。
基準電圧抵抗の抵抗値が変化しない時と等しい電圧を出
力する。
以上のように本実施例によれば基準電圧抵抗により分割
された電圧を差動により取り出し減算することによりプ
ロセスにおける注入濃度の直線的な傾きにより基準電圧
抵抗の抵抗値が変化しても、変化しない出力電圧を取り
出すことが可能となる。
された電圧を差動により取り出し減算することによりプ
ロセスにおける注入濃度の直線的な傾きにより基準電圧
抵抗の抵抗値が変化しても、変化しない出力電圧を取り
出すことが可能となる。
なお本実施例では基準電圧抵抗を４つとしたが従来の回
路より分割して取り出せる電圧数が半分になるので抵抗
の数やスイッチや制御線の数は必要なだけ増加させても
よい。このことにより従来の回路とそのまま置き換える
事も可能である。
路より分割して取り出せる電圧数が半分になるので抵抗
の数やスイッチや制御線の数は必要なだけ増加させても
よい。このことにより従来の回路とそのまま置き換える
事も可能である。
なお本実施例では正、負の端子から等距離のスイッチを
動作させて電圧を減算回路に入力したが必要であれば等
距離のスイッチを必ずしも動作させなくてもよく、任意
のスイッチを動作させて減算回路に入力してもよい。こ
のことにより設計の幅を更に広げることができる。
動作させて電圧を減算回路に入力したが必要であれば等
距離のスイッチを必ずしも動作させなくてもよく、任意
のスイッチを動作させて減算回路に入力してもよい。こ
のことにより設計の幅を更に広げることができる。
なお本実施例では１８を基準電圧のための正電圧入力端
子、１９を基準電圧のための負電圧入力端子としたが逆
の電圧を加えてもよい。このことにより負の出力電圧を
出力することができる。
子、１９を基準電圧のための負電圧入力端子としたが逆
の電圧を加えてもよい。このことにより負の出力電圧を
出力することができる。
なお本実施例では抵抗値はＲ１＝Ｒ２＝Ｒ３＝Ｒ４が原
則であるが直線的な傾きを持たせてもよい。このことに
より減算回路に入力する電圧にオフセットを持たせるこ
とができる。これは減算回路が特定の動作範囲しか持た
ないときに有効である。
則であるが直線的な傾きを持たせてもよい。このことに
より減算回路に入力する電圧にオフセットを持たせるこ
とができる。これは減算回路が特定の動作範囲しか持た
ないときに有効である。
発明の効果
本発明によれば、基準電圧発生用抵抗とその抵抗から差
動の電圧を取り出す回路と減算回路とを設けることによ
り、プロセスにおける注入濃度の直線的な傾きにより基
準電圧抵抗の抵抗値が変化しても出力電圧の変化をさけ
ることができ、集積回路設計やマスク設計の自由度を広
げることができるという優れたＤ／Ａ変換器を実現でき
るものである。
動の電圧を取り出す回路と減算回路とを設けることによ
り、プロセスにおける注入濃度の直線的な傾きにより基
準電圧抵抗の抵抗値が変化しても出力電圧の変化をさけ
ることができ、集積回路設計やマスク設計の自由度を広
げることができるという優れたＤ／Ａ変換器を実現でき
るものである。
第１図は本発明の一実施例におけるＤ／Ａ変換器の回路
図、第２図は従来のＤ／Ａ変換器の回路図である。 １．２，３．４・・・・・・抵抗、５，６．７・・・・
・・分割電圧端子、８．９，１０．１０ａ、１０ｂ、１
１゜１２・・・・・・電圧選択用スイッチ、１３．１４
，１５゜１５ａ、１５ｂ、１６．１７−＝スイ・フチ制
御用端子、１８・・・・・・正電圧入力端子、１９・・
・・・・負電圧入力端子、２０・・・・・・電圧出力端
子、２１・・・・・・電圧減算回路、２２・・・・・・
正入力端子、２３・・・・・・負入力端子。
図、第２図は従来のＤ／Ａ変換器の回路図である。 １．２，３．４・・・・・・抵抗、５，６．７・・・・
・・分割電圧端子、８．９，１０．１０ａ、１０ｂ、１
１゜１２・・・・・・電圧選択用スイッチ、１３．１４
，１５゜１５ａ、１５ｂ、１６．１７−＝スイ・フチ制
御用端子、１８・・・・・・正電圧入力端子、１９・・
・・・・負電圧入力端子、２０・・・・・・電圧出力端
子、２１・・・・・・電圧減算回路、２２・・・・・・
正入力端子、２３・・・・・・負入力端子。
Claims (1)
- 基準電圧発生用抵抗とその抵抗から差動の電圧を取り出
す回路と取り出した電圧を減算する回路を持つＤ／Ａ変
換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63184903A JPH0234035A (ja) | 1988-07-25 | 1988-07-25 | Ｄ／ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63184903A JPH0234035A (ja) | 1988-07-25 | 1988-07-25 | Ｄ／ａ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0234035A true JPH0234035A (ja) | 1990-02-05 |
Family
ID=16161345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63184903A Pending JPH0234035A (ja) | 1988-07-25 | 1988-07-25 | Ｄ／ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0234035A (ja) |
-
1988
- 1988-07-25 JP JP63184903A patent/JPH0234035A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0483419A1 (en) | Fully differential sample and hold adder circuit | |
| JPH0234035A (ja) | Ｄ／ａ変換器 | |
| EP0105911A4 (en) | CIRCUIT FOR A HIGH IMPEDANCE SIGNAL SOURCE. | |
| EP0175853B1 (en) | Rectifier circuit | |
| JPS6065606A (ja) | 集積回路 | |
| JPS60236509A (ja) | 差動可変増幅回路 | |
| US3484595A (en) | Dual electronic multiplier for multiplying an analog signal by two independent multiplying signals using a single operational amplifier | |
| JPS6111486B2 (ja) | ||
| JPH038126B2 (ja) | ||
| SU534767A1 (ru) | Нелинейный элемент | |
| SU1297083A1 (ru) | Устройство дл воспроизведени разрывных функций | |
| SU978200A1 (ru) | Аналоговое запоминающее устройство | |
| JPS6196811A (ja) | 信号変換回路 | |
| JPS59161109A (ja) | 可変利得増幅器 | |
| JPS5826210B2 (ja) | 接点情報入力回路 | |
| JP3010890B2 (ja) | 抵抗マルチプライア回路 | |
| JPS61196612A (ja) | スイッチトキャパシタフィルタのオフセット補償回路 | |
| SU1619319A1 (ru) | Устройство дл определени абсолютного значени разности двух напр жений | |
| SU581473A1 (ru) | Функциональный преобразователь | |
| JPS6214526A (ja) | 電圧分圧回路 | |
| JPS6087508A (ja) | 直流阻止増幅回路 | |
| JP2002171146A (ja) | 演算増幅器のオフセット電圧除去方法とオフセット電圧除去の演算増幅器装置 | |
| JPH047915A (ja) | Ｄ／ａコンバータ | |
| JPS5881616U (ja) | 出力電圧調整回路 | |
| JPH02237216A (ja) | 信号処理回路 |