JPH0236015B2 - - Google Patents

Info

Publication number
JPH0236015B2
JPH0236015B2 JP59098500A JP9850084A JPH0236015B2 JP H0236015 B2 JPH0236015 B2 JP H0236015B2 JP 59098500 A JP59098500 A JP 59098500A JP 9850084 A JP9850084 A JP 9850084A JP H0236015 B2 JPH0236015 B2 JP H0236015B2
Authority
JP
Japan
Prior art keywords
memory
setting
system parameter
input
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59098500A
Other languages
English (en)
Other versions
JPS60243760A (ja
Inventor
Katsuji Myata
Kyotake Tanno
Toshuki Uno
Hirobumi Kawauchi
Toshiro Katsumata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Oki Electric Industry Co Ltd
Shinko Seisakusho KK
Panasonic Holdings Corp
Original Assignee
Tokyo Sanyo Electric Co Ltd
Oki Electric Industry Co Ltd
Shinko Seisakusho KK
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Oki Electric Industry Co Ltd, Shinko Seisakusho KK, Matsushita Electric Industrial Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP59098500A priority Critical patent/JPS60243760A/ja
Publication of JPS60243760A publication Critical patent/JPS60243760A/ja
Publication of JPH0236015B2 publication Critical patent/JPH0236015B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

【発明の詳細な説明】 (技術分野) 本発明は複数の入出力装置が相互の接続される
システムにおける入出力装置の接続構成、設置場
所(事務所等)番号、入出力装置番号等のシステ
ムパラメータの設定方式に関するものである。
(従来技術) 従来からシステムパラメータの設定方式として 入出力装置内に特別な設定スイツチを設け
る。
入出力装置内に専用の不揮発性メモリを設け
る。
等があるが、の方式では設定が自由に行える利
点があるもののシステムパラメータを変更したい
ときに設定スイツチの置かれる場所等により変更
に時間がかかるという欠点がある。又、システム
パラメータが多い場合には必要とされるスイツチ
が増し、該スイツチが占める物理エリアが増大す
るという欠点がある。次に、の方式たとえば、
単に書き込みリードオンリーメモリ(PROM)
を使用する方式では、システムパラメータ設定用
の物理領域が少くて良い利点があるものの、シス
テムパラメータ変更がメモリを交換しなければで
きなかつたり、専用の不揮発性メモリ、たとえ
ば、バツテリーバツクアツプメモリを使用する
と、バツテリーおよびバツテリー充電回路等のハ
ードウエアが必要になる欠点がある。すなわち、
いずれの方式にしてもシステムパラメータ変更時
の操作にかなりの時間を費すという欠点および、
ハードウエアの増大という欠点があつた。
(発明の目的) 本発明は以上のような従来の欠点に鑑みてなさ
れたものであり、目的とするところはシステムパ
ラメータ設定用のハードウエアの占める物理エリ
アが少くて、しかも、設定および変更が簡単に行
える改良されたシステムパラメータの設定方式を
提供することである。
(発明の構成) 本発明は上記の目的を達成するために、複数の
入出力装置が相互に接続されるシステムにおける
入出力装置の接続構成、事務所等の設置場所番
号、入出力装置番号等システムのパラメータを設
定するシステムパラメータ設定方式において、シ
ステムパラメータの設定内容を記憶させるメモリ
として、入出力装置内の制御用プログラムを格納
する書き換え可能リードオンリーメモリ(以下、
EPROMという)のメモリ領域の一部をシステム
パラメータ設定用メモリ領域として使用し、該シ
ステムパラメータ設定用メモリ領域には書込モー
ド設定回路を設け、前記EPROMの制御線を書込
みモードに切替え書込用信号を印加することによ
りシステムパラメータの書込みを行うようにした
ものである。
(実施例) 以下本発明の一実施例を図面により詳細に説明
する。第1図は本発明におけるシステムパラメー
タ設定方式の一実施例を示すブロツク図である。
図において、1は制御部、2は制御用プログラム
を格納するプログラムメモリであり、EPROMで
構成されている。3は前記プログラムメモリ2の
メモリ領域の一部に割当てられたシステムパラメ
ータ設定領域を書込モードに設定するための書込
モード設定用のラツチ回路、4は書込電圧切替回
路、5はアドレスデコード回路、6は書き込みの
ためのタイミング信号を生成するタイミング制御
部、7はゲートである。
第2図はこのシステムパラメータ設定用メモリ
領域の書き込みを行う時の動作チヤートを示した
ものである。イは前記制御部1によつて制御され
る書込モード設定用のラツチ回路3から出力され
る書込モード信号、ロ,ハはそれぞれ前記制御部
1から入出力される書き込み用のデータ信号およ
びアドレス信号、ニはアドレスデコード回路5か
ら出力されるプログラムメモリ2のチツプイネー
ブル信号(以下CE信号という)、ホはタイミング
制御部6から出力されるレデイ信号であり、メモ
リが書き込み中であるか否を示す信号である。ヘ
はタイミング制御部6から出力されるメモリの書
き込みに必要な制御タイミングを与えるタイミン
グ信号、トは書込モード信号イとタイミング信号
ヘとのAND条件信号であり、プログラムメモリ
2のプログラムモード信号(以下PGM信号とい
う)である。チは電圧切替回路4から出力される
プログラムメモリ2の書込電圧Vppを示す。t1
t3,V1,V2はプログラムメモリ2によつて規定
される時間および電圧であり、V1はプログラム
メモリ2の書込電圧である。またV2は基準電圧
OVである。
第3図はプログラムメモリマツプを示した図
で、2は入出力制御装置の制御用プログラムを格
納するEPROMのメモリ領域全体を示し、21,
22,23は前記プログラムメモリ2のメモリ領
域内に設けられたシステムパラメータ設定用メモ
リ領域であり、前記EPROMの一部である。21
1,221,231は前記システムパラメータが
書き込み済みか否か判定するためのシステムパラ
メータ管理情報、212,222,232はデー
タの正当性をチエツクするためのチエツクコード
データ、213〜218,223〜228,23
3〜238はシステムパラメータのデータを示
す。
第4図はシステムパラメータの読出し書込手順
フローである。
以下、第1図および第3図の構成にもとづく動
作を第2図を用いて説明する。制御部1とプログ
ラムメモリ2は通常、データ信号ロとアドレス信
号ハとによつてプログラムメモリ2の読出し方向
で接続されている。
システムパラメータ設定時には、まず、制御部
1は書込モード設定用のラツチ回路3の書込モー
ド信号イをオンにする。電圧切替回路4は書込モ
ード信号イオンによつて、EPROMのVpp端子電
圧チを基準電圧V2からか書込電圧V1に切替え
る。
次に、制御部1はプログラムメモリ2の特定の
領域のアドレスをアドレス信号ハに出力するとと
もに、書込データをデータ信号ロに出力し、メモ
リ書込動作を実行する。
ここで、特定の領域とはシステムパラメータ設
定用メモリ領域であり、システムパラメータ書き
込み時に、制御用のプログラムメモリ2に格納さ
れたプログラム領域を、誤つて破壊することを防
止するため、アドレスデコード回路5で特定の
CE信号ニに限定している。アドレスデコード回
路5から出力されるCE信号ニはプログラムメモ
リ2のシステムパラメータ領域を有効にし、書込
サイクルが開始される。同時にタイミング制御部
6が動作を開始し、EPROMを書き込むのに必要
なタイミング信号ヘを作り出す。
一方、本書込サイクル間においては、制御部1
をパラメータ設定動作に専用させる必要があるた
め、レデイ信号ホをオフさせ、本書込サイクルを
継続させる。
タイミング制御部6から出力されたタイミング
信号ヘはゲート7で書込モード信号イとANDさ
れ、プログラムメモリ2に対するPGM信号トと
なる。t2時間経過後、タイミング制御部6はタイ
ミング信号ヘをオフにし、同時にPGM信号トも
オフする。
タイミング制御部6はt3時間経過後、本書込サ
イクルが終了するようにレデイ信号ホをオンにす
る。制御部1はレデイ信号ホオンを検知すること
により本書込サイクルを終了させる。従つて、本
書込サイクルで指定されたデータ信号ロ、アドレ
ス信号ハおよび、アドレスデコード回路5で生成
されたCE信号ニもオフする。次に、制御部1は
書込モードラツチ回路3の書込モード信号イをオ
フにする。
書込モード信号イオフの状態ではシステムパラ
メータ設定用メモリ領域も通常のプログラムメモ
リ領域と同様に読出し可能となり、システムパラ
メータの読出しが可能になる。
次に、第3図のプログラムメモリマツプにもと
づく、読出し書込手順を第4図の制御手順を示す
フローを用いて説明する。
システムパラメータ設定用メモリ領域21,2
2,23はそれぞれプログラムメモリ2上のアド
レスn〜n+3、n+m〜n+m+3、n+2m
〜n+2m+3に位置する。(n、mは任意の正の
整数) システムパラメータの読出し書込時には、ま
ず、システムパラメータ管理情報211,22
1,231を読み出し、その読み出しデータビツ
トのON/OFFを判定する。ここで、システムパ
ラメータ管理情報211,221,231の初期
値はONとし、書き込み済みはOFFとする。
まず、第1のシステムパラメータ管理情報21
1のデータビツトのON/OFFを判定する。ON
であれば本実施例ではシステムパラメータの書き
込みを第1のシステムパラメータメモリ領域から
順次第2、第3のシステムパラメータメモリ領域
へと書き込むこととしているためシステムパラメ
ータメモリ21,22および23は全域未書込で
ある。したがつて、システムパラメータ書込モー
ドであれば、第1のシステムパラメータメモリ領
域21、すなわち211〜218の各パラメータ
データの書込を実行する。このとき、第1のシス
テムパラメータ管理情報211をONからOFFに
書換え、第1のシステムパラメータ設定領域が書
き込み済みであることを示すデータを格納する。
また、読出しモードであれば全域未書込のため
読出しエラーとする。次に、第1のシステムパラ
メータ管理情報211がOFF(書き込み済み)で
あれば、第2のシステムパラメータ管理情報22
1のデータビツトを読み出しON/OFFを判定す
る。ONであればシステムパラメータメモリ領域
22および23は未書込であり、書込モードあれ
ば、第1のシステムパラメータメモリ21と同様
に、第2のシステムパラメータ22、すなわち2
21〜228の書込を実行する。また、読出しモ
ードであれば、第1のシステムパラメータメモリ
21は書き込み済みのため、第1のシステムパラ
メータメモリ21、すなわち212〜218の読
出しを実行する。次に、第2のシステムパラメー
タ管理情報221がOFFであれば、第3のシス
テムパラメータ管理情報231のデータビツトの
ON/OFFを判定する。ONであればシステムパ
ラメータメモリ領域23は未書き込みであり、書
込モードであれば、第1、第2のシステムパラメ
ータメモリ領域21,22と同様に、第3のシス
テムパラメータメモリ領域23、すなわち231
〜238のデータの書き込みを実行する。また、
読出しモードであれば、第1、第2のシステムパ
ラメータメモリ21,22は書込済であり、最新
の書込データは第2のシステムパラメータメモリ
22のデータであるため、第2のシステムパラメ
ータメモリ22、すなわち222〜228の読み
出しを実行する。
第3のシステムパラメータ管理情報231が
OFFであり、読出しモードであれば、第1〜第
3のシステムパラメータメモリ21〜23は書き
込み済みであり、最新の書込データは第3のシス
テムパラメータメモリのデータであるため、第3
のシステムパラメータメモリ23、すなわち23
2〜238の読み出しを実行する。
また、書込モードであれば、システムパラメー
タメモリの全領域が書き込み済みの為、本書込は
実行できない。従つて書込領域無しとして扱う。
以上、21,22および23の三領域の書き込
み、読み出しの手順について、第4図に示す制御
フローを用いて詳細に説明した。つぎに、システ
ムパラメータを書き換える場合の一例を示す。た
とえば、第1のシステムパラメータ設定領域21
には、すでに、パラメータが設定されていたが、
システムの接続を更新することによつて、入出力
装置のシステムパラメータとする必要が生じた場
合について説明する。新たなパラメータを書き込
むとき、まず、システムパラメータ設定領域21
の管理情報211を読み込む。前記領域21はす
でにパラメータが設定されているため、前記管理
情報211はOFF(書き込み済み)と判定され
る。そこで第2のシステムパラメータ設定用メモ
リ領域22の管理情報221を読み込む。このと
き管理情報221はON(未書込み)と判定され、
領域22は未書込領域であることが判定される。
そこで新たなシステムパラメータを領域22の2
22〜228へ書き込むとともに221をOFF
とする。
以上により、新しいシステムパラメータが領域
22に書き込まれる。したがつて以後のシステム
パラメータは領域22のデータが最新のパラメー
タとしてシステムで利用される。
なお、ここでは、システムパラメータ設定用メ
モリ領域を21〜23の三領域として説明を行つた
が、三領域以上の複数領域に拡張することは本例
の延長線上であり実現可能である。
また、チエツクコード212,222,232
を設けることにより、読み出し時のデータ正当性
チエツクを可能にし、書き換え時においても市販
のメモリ書込機における書き込みを困難にするこ
とにより、防犯機能も具備することが可能であ
る。
ここでのチエツクコード212,222,23
2は、システムパラメータのデータ領域であり、
213〜218,223〜228,233〜23
8のデータビツトに対し決められた演算式によに
生成する。
このように、本実施例によれば、プログラムメ
モリ2の特定領域にシステムパラメータ領域を割
当てることにより、Vpp、CE、PGMの各信号を
制御し、システムパラメータの未書込領域に新し
いシステムパラメータを書き込むことによりシス
テムパラメータの更新が可能になる。
すなわち、設定スイツチや専用の不揮発性メモ
リ等のハードウエアを用いることなく、システム
パラメータの設定および設定変更を容易に、かつ
安価に実現可能になる。さらに、システムのプロ
グラムメモリ領域の一部を使用しているため、シ
ステムパラメータの読み出しも容易であることは
いうまでもない。
(発明の効果) 以上詳細に説明したように、本発明によれば、
設定スイツチや、専用の不揮発性メモリ等のハー
ドウエアを用いることなく、制御部で用いている
EPROMで構成されたプログラムメモリ領域の一
部を使用することにより、システムパラメータの
設定および、設定変更を容易にかつ、安価に実現
でき、さらに、プログラムメモリ領域の一部であ
るため、システムパラメータの読み出しも容易で
ある等の効果がある。
【図面の簡単な説明】
第1図は本発明システムパラメータ設定方式の
一実施例を示すブロツク図、第2図はその信号波
形図、第3図はそのプログラムメモリマツプ図、
第4図はその読出し書込手順フローである。 1……制御部、2……プログラムメモリ、3…
…書込モード設定用のラツチ回路、4……電圧切
替回路、5……アドレスデコード回路、6……タ
イミング制御部、7……ゲート、21,22,2
3……システムパラメータメモリ、211,22
1,231……システムパラメータ管理情報、2
12,222,232……チエツクコード、21
3〜218,223〜228,233〜238…
…システムパラメータメモリのデータ領域。

Claims (1)

  1. 【特許請求の範囲】 1 複数の入出力装置が相互に接続されるシステ
    ムにおける該入出力装置の接続構成、事務所等の
    設置場所番号、入出力装置番号等システムのパラ
    メータを設定するシステムパラメータ設定方式に
    おいて、前記入出力装置内の制御用プログラムを
    格納する書き換え可能リードオンリーメモリのメ
    モリ領域の一部をシステムパラメータ設定内容を
    記憶するメモリ領域とし、該システムパラメータ
    設定用メモリ領域には書込モード設定回路を設
    け、前記入出力装置に書き換え可能リードオンリ
    ーメモリを実装した状態で該書き換え可能リード
    オンリーメモリの制御線を前記書込モードに切替
    えて書込用信号を印加して、前記システムパラメ
    ータの書き込みを行うようにしたことを特徴とす
    るシステムパラメータ設定方式。 2 複数の入出力装置が相互に接続されるシステ
    ムにおける該入出力装置の接続構成、事務所等の
    設置場所番号、入出力装置番号等システムのパラ
    メータを設定するシステムパラメータ設定方式に
    おいて、前記入出力装置内の制御用プログラムを
    格納する書き換え可能リードオンリーメモリのメ
    モリ領域の一部をシステムパラメータ設定内容を
    記憶するメモリ領域とし、該システムパラメータ
    設定用メモリ領域には書込モード設定回路を設
    け、前記入出力装置に書き換え可能リードオンリ
    ーメモリを実装した状態で該書き換え可能リード
    オンリーメモリの制御線を前記書込モードに切替
    えて書込用信号を印加して、前記システムパラメ
    ータの書き込みを行うようにするとともに、前記
    システムパラメータ設定用メモリ領域を複数に区
    分し、該複数の設定用メモリ領域のそれぞれに管
    理情報領域を設け、管理情報領域には、前記設定
    用メモリ領域ごとに前記システムパラメータを設
    定したときは当該管理情報を書き込み、新たに異
    なるシステムパラメータを設定するときには前記
    複数の設定用メモリ領域を順次読み出して前記管
    理情報を判定し、未書込みの設定用メモリ領域を
    選択し、該領域に前記異なるシステムパラメータ
    を書き込むことによりシステムパラメータの設定
    を複数回実行できるようにしたことを特徴とする
    システムパラメータ設定方式。
JP59098500A 1984-05-18 1984-05-18 システムパラメ−タ設定方式 Granted JPS60243760A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59098500A JPS60243760A (ja) 1984-05-18 1984-05-18 システムパラメ−タ設定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59098500A JPS60243760A (ja) 1984-05-18 1984-05-18 システムパラメ−タ設定方式

Publications (2)

Publication Number Publication Date
JPS60243760A JPS60243760A (ja) 1985-12-03
JPH0236015B2 true JPH0236015B2 (ja) 1990-08-15

Family

ID=14221356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59098500A Granted JPS60243760A (ja) 1984-05-18 1984-05-18 システムパラメ−タ設定方式

Country Status (1)

Country Link
JP (1) JPS60243760A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62256156A (ja) * 1986-04-30 1987-11-07 Meidensha Electric Mfg Co Ltd 待機2重化システムのシステムバス制御方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5697123A (en) * 1979-12-29 1981-08-05 Fujitsu Ltd Terminal control device
JPS6059614B2 (ja) * 1982-06-30 1985-12-26 富士通株式会社 装置管理方式

Also Published As

Publication number Publication date
JPS60243760A (ja) 1985-12-03

Similar Documents

Publication Publication Date Title
EP0991081B1 (en) Emulated EEPROM memory device and corresponding method
EP0597706B1 (en) Solid state peripheral storage device
KR100265266B1 (ko) 플래쉬 eeprom 을 구비하는 마이크로컴퓨터및 플래쉬 eeprom 의 소거방법
JP2004199233A (ja) データ書き換え装置およびデータ書き換え方法
JPH05233464A (ja) Eepromのデータ書換方法およびeepromカード
JPS6022438B2 (ja) 不揮発性メモリのリフレッシュ方式
KR100223844B1 (ko) 옵션 자동 설정 회로
JPH0236015B2 (ja)
JPH0562380B2 (ja)
JP2720013B2 (ja) 書込みチェック機能を備えた電気的に変更可能な不揮発性メモリ
JP3028567B2 (ja) Eeprom内蔵マイクロコンピュータ
KR100499851B1 (ko) 마이크로컴퓨터의 기입 종료 판별 방법
EP0714060B1 (en) One chip microcomputer with built-in non-volatile memory
KR940002341B1 (ko) 전기적 프로그램 가능 메모리에 대한 액세스 제어용 컴퓨터 시스템 및 방법
KR100504064B1 (ko) 마이크로컴퓨터
JP2526893B2 (ja) 半導体記憶装置
SU1249594A1 (ru) Запоминающее устройство
JPS586568A (ja) メモリ装置
SU1151962A1 (ru) Микропрограммное устройство управлени
JPH11120800A (ja) フラッシュメモリ内蔵情報処理システム
JPS61280098A (ja) 不揮発性記憶装置
JPH08147987A (ja) メモリの誤消去防止回路
KR20070101208A (ko) 메모리 인터페이스, 메모리 장치, 프로그램 및/또는 데이터메모리 액세스 제어 방법
JPH0199382A (ja) テレビジヨン受信機
JPS6232818B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term