JPH0236584A - 光電子集積回路およびその製造方法 - Google Patents
光電子集積回路およびその製造方法Info
- Publication number
- JPH0236584A JPH0236584A JP63185396A JP18539688A JPH0236584A JP H0236584 A JPH0236584 A JP H0236584A JP 63185396 A JP63185396 A JP 63185396A JP 18539688 A JP18539688 A JP 18539688A JP H0236584 A JPH0236584 A JP H0236584A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- laser
- transistor
- type
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、発光素子とトランジスタとを一体化し、かつ
集積化に適した光電子集積回路、特に材料に化合物半導
体を用いた光電子集積回路およびその製造方法に関する
ものである。
集積化に適した光電子集積回路、特に材料に化合物半導
体を用いた光電子集積回路およびその製造方法に関する
ものである。
（従来の技術）
光電子集積回路は、発光素子および電気素子を同一半導
体基板上に集積した装置であり、小型。
体基板上に集積した装置であり、小型。
低価格かつ高速性に優れている。第６図に従来の光電子
集積回路の断面構造図を示す。第６図（ｊ）に最終形状
を示す。レーザ部分３３２には埋込み型ダブルヘテロ接
合レーザ、トランジスタ３３３としてはエミッタ注入効
率が高く電流増幅率の大きなＨＢ Ｔ （ＩｌＯｔｅｒ
ｏｊｕｎｃｔｉｏｎ Ｆｌｉｐｏｌａｒ ＴｒａｎＳｉ
ｓｔｏｒ）を用いている。
集積回路の断面構造図を示す。第６図（ｊ）に最終形状
を示す。レーザ部分３３２には埋込み型ダブルヘテロ接
合レーザ、トランジスタ３３３としてはエミッタ注入効
率が高く電流増幅率の大きなＨＢ Ｔ （ＩｌＯｔｅｒ
ｏｊｕｎｃｔｉｏｎ Ｆｌｉｐｏｌａｒ ＴｒａｎＳｉ
ｓｔｏｒ）を用いている。
以下に製造方法について述べる。第６図（ａ）に示すよ
うに、先ずレーザ構造を形成するためｎ型ＩｎＰ基板３
０＋上に、ダブルヘテロ接合を形成するためｎ型ＩｎＰ
層（クラッド層）３０２、その上に活性層３０３として
ＩｎＧａＡｓＰ層を０ 、２μｍの膜厚に形成し、さら
にその上にｐ型ＩｎＰ層（クラッド層）３０４およびｐ
型ＩｎＧａＡｓＰ層（キャップ層）３０５を積層して形
成する。
うに、先ずレーザ構造を形成するためｎ型ＩｎＰ基板３
０＋上に、ダブルヘテロ接合を形成するためｎ型ＩｎＰ
層（クラッド層）３０２、その上に活性層３０３として
ＩｎＧａＡｓＰ層を０ 、２μｍの膜厚に形成し、さら
にその上にｐ型ＩｎＰ層（クラッド層）３０４およびｐ
型ＩｎＧａＡｓＰ層（キャップ層）３０５を積層して形
成する。
次に、第６図（ｂ）に示すように、所望の領域にシリコ
ン酸化膜３１１を形成し、シリコン酸化膜３１１をマス
ク材として塩酸および硫酸、さらに臭素とメチルアルコ
ールの混合液を用いて逆メサ形状３１２を形成する。そ
の後、第６図（ｃ）に示すように、液相エピタキシャル
成長法を用いて逆メサ形状を埋め込んで行く。この時、
埋込み層にトランジスタの各層を作り込んで行く。埋込
み層は、ｐ型ＩｎＰにて分離層３２１と、コレクタ層３
２２としてｎ型ＩｎＰ、ベース層３２３としてＰ型Ｉｎ
ＧａＡｓＰ、エミッタ層３２４としてはベース層３２３
より禁制帯幅の大きなｎ型ＩｎＰ、エミッタ導電層（コ
ンタクト層）３２５として高濃度のｎ型ＩｎＧａＡｓＰ
を順次形成する。
ン酸化膜３１１を形成し、シリコン酸化膜３１１をマス
ク材として塩酸および硫酸、さらに臭素とメチルアルコ
ールの混合液を用いて逆メサ形状３１２を形成する。そ
の後、第６図（ｃ）に示すように、液相エピタキシャル
成長法を用いて逆メサ形状を埋め込んで行く。この時、
埋込み層にトランジスタの各層を作り込んで行く。埋込
み層は、ｐ型ＩｎＰにて分離層３２１と、コレクタ層３
２２としてｎ型ＩｎＰ、ベース層３２３としてＰ型Ｉｎ
ＧａＡｓＰ、エミッタ層３２４としてはベース層３２３
より禁制帯幅の大きなｎ型ＩｎＰ、エミッタ導電層（コ
ンタクト層）３２５として高濃度のｎ型ＩｎＧａＡｓＰ
を順次形成する。
次に、第６図（ｄ）に示すように、レーザ部分３３１と
トランジスタ部分３３２内のエミッタコンタクト領域３
３３とをホトレジスト３３４で覆い、エミッタ導電層３
２５をエツチングする。次に、第６図（ａ）に示すよう
に、新たにホトレジスト３４１を用いてレーザ部分３３
１およびトランジスタ部分３３２を覆い。
トランジスタ部分３３２内のエミッタコンタクト領域３
３３とをホトレジスト３３４で覆い、エミッタ導電層３
２５をエツチングする。次に、第６図（ａ）に示すよう
に、新たにホトレジスト３４１を用いてレーザ部分３３
１およびトランジスタ部分３３２を覆い。
エミッタ層およびベース層をエツチングして、トランジ
スタ部分３３２のメサ形状を形成する。
スタ部分３３２のメサ形状を形成する。
その後、第６図（ｆ）に示すように、全面にシリコン窒
化膜３５１を堆積後、分離用開孔３５２を形成し、ｐ型
不純物である７、ｎをＰ型分離層３２１に達するまで拡
散を行ない、各トランジスタ素子間の分離を行なう。さ
らに、第６図（ｇ）に示すように、シリコン窒化膜を除
去後、新たにシリコン窒化膜３６１を堆積し、各トラン
ジスタのグラフトベース拡散をＺｎを不純物として行な
い、グラフトベース領域３６２を形成する。
化膜３５１を堆積後、分離用開孔３５２を形成し、ｐ型
不純物である７、ｎをＰ型分離層３２１に達するまで拡
散を行ない、各トランジスタ素子間の分離を行なう。さ
らに、第６図（ｇ）に示すように、シリコン窒化膜を除
去後、新たにシリコン窒化膜３６１を堆積し、各トラン
ジスタのグラフトベース拡散をＺｎを不純物として行な
い、グラフトベース領域３６２を形成する。
新たにシリコン酸化膜３７１を堆積して、第６１図（ｈ
）に示すように各電極を形成する。ｐ型に対してはＡｕ
／ ７．ｎ ／ Ａｕを用いてアノードＪ４３７２．
ベース’ｉｉ［３７３，分離電極３７４を形成する。ｎ
型に対してはＡｕ／Ｓｎ／＾Ｕを用いてエミッタ′宜ｔ
！３７５．コレクタ電極：３７６を形成する。さらに、
レーザ部分３３１゜１−ランジスタ部分３３２を電気的
に分離するため。
）に示すように各電極を形成する。ｐ型に対してはＡｕ
／ ７．ｎ ／ Ａｕを用いてアノードＪ４３７２．
ベース’ｉｉ［３７３，分離電極３７４を形成する。ｎ
型に対してはＡｕ／Ｓｎ／＾Ｕを用いてエミッタ′宜ｔ
！３７５．コレクタ電極：３７６を形成する。さらに、
レーザ部分３３１゜１−ランジスタ部分３３２を電気的
に分離するため。
第６図（ｉ）に示すように分離溝を形成し、絶縁用樹脂
３８１を分離溝に充填して分離する。
３８１を分離溝に充填して分離する。
さらに、第６図（ｊ）に示すように、配線金属３９１を
蒸着後、リフトオフ法により各素子間の配線を行なう。
蒸着後、リフトオフ法により各素子間の配線を行なう。
各レーザは、ウェハをへき開することによりファブリペ
ロ共振器を形成する。へき開を容易に行ない、かつチッ
プからの放熱をよくするため、ウェハの裏面に研磨を施
し、その後、裏面にレーザのカソード電極３９２として
＾ｕ／Ｓｎ／Ａｕを全面に形成し、レーザとトランジス
タを含有した光電子集積回路が形成できる。
ロ共振器を形成する。へき開を容易に行ない、かつチッ
プからの放熱をよくするため、ウェハの裏面に研磨を施
し、その後、裏面にレーザのカソード電極３９２として
＾ｕ／Ｓｎ／Ａｕを全面に形成し、レーザとトランジス
タを含有した光電子集積回路が形成できる。
（発明が解決しようとする課題）
以上述べてきた第６図に示すような従来の光電子集積回
路は、次のような欠点があった。即ち、トランジスタの
各層は、レーザの逆メサ形状を埋め込む際に作り込むの
であるが、エピタキシャル成長時、逆メサ形状凸部の影
晋を受け、各層の膜厚が凸部からの距離により変化して
いた。従って、トランジスタの特性を決定するベース層
の膜厚膜が均一でなくなり、電流増幅率にバラツキを生
じていた。さらに、レーザの電流はウェハに対して垂直
に流れるため、基板は導電性の材料を用いており、各ト
ランジスタの分離にＰ型分離層を用いている。従って、
コレクタと分離層のｐｎ接合容量がコレクタ容量に付加
され、トランジスタの高速動作を阻害していた。
路は、次のような欠点があった。即ち、トランジスタの
各層は、レーザの逆メサ形状を埋め込む際に作り込むの
であるが、エピタキシャル成長時、逆メサ形状凸部の影
晋を受け、各層の膜厚が凸部からの距離により変化して
いた。従って、トランジスタの特性を決定するベース層
の膜厚膜が均一でなくなり、電流増幅率にバラツキを生
じていた。さらに、レーザの電流はウェハに対して垂直
に流れるため、基板は導電性の材料を用いており、各ト
ランジスタの分離にＰ型分離層を用いている。従って、
コレクタと分離層のｐｎ接合容量がコレクタ容量に付加
され、トランジスタの高速動作を阻害していた。
本発明の目的は、従来の欠点を解消し、ＨＢＴの特性を
決定するベース層の膜厚が均一で、電流増幅率が均一と
なり、各素子の分離に高抵抗層を用いて、コレクタ側の
浮遊容量が小さく高速動作ができ、さらに、レーザのリ
ーク電流を小さくする光電子集積回路およびその製造方
法を提供することである。
決定するベース層の膜厚が均一で、電流増幅率が均一と
なり、各素子の分離に高抵抗層を用いて、コレクタ側の
浮遊容量が小さく高速動作ができ、さらに、レーザのリ
ーク電流を小さくする光電子集積回路およびその製造方
法を提供することである。
（課題を解決するための手段）
本発明の方法は、トランジスタの分離層として高抵抗層
を用いることと、高抵抗層にレーザストライプ溝を形成
し、溝内にレーザの活性層を形成することによりレーザ
を構成する。また、トランジスタの各層のエピタキシャ
ル成長は、成長面が平均な状態か、あるいはレーザのス
トライプ溝が存在するだけ比較的平均な状態で行なうこ
とである。
を用いることと、高抵抗層にレーザストライプ溝を形成
し、溝内にレーザの活性層を形成することによりレーザ
を構成する。また、トランジスタの各層のエピタキシャ
ル成長は、成長面が平均な状態か、あるいはレーザのス
トライプ溝が存在するだけ比較的平均な状態で行なうこ
とである。
（作 用）
上記手段による作用は次のようなものであり。
各トランジスタの分離層として高抵抗層を用いることと
、基板上にエピタキシャル層の成長を行なう際、トラン
ジスタを構成するコレクタ層、ベース層、エミッタ層は
ウェハが均一な状態で、あるいはレーザストライプ溝が
形成されているだけの比較的均一な状態で形成すること
ができ、各層の均一性が向上し、トランジスタの特性が
一様となる。レーザ部は、レーザストライプ溝内にｐ型
クラッド層、活性層、ｎ型クラッド層を順次形成し。
、基板上にエピタキシャル層の成長を行なう際、トラン
ジスタを構成するコレクタ層、ベース層、エミッタ層は
ウェハが均一な状態で、あるいはレーザストライプ溝が
形成されているだけの比較的均一な状態で形成すること
ができ、各層の均一性が向上し、トランジスタの特性が
一様となる。レーザ部は、レーザストライプ溝内にｐ型
クラッド層、活性層、ｎ型クラッド層を順次形成し。
ダブルヘテロ接合を形成する。このとき、活性層は溝内
で三日月形状となり、光のとじ込めを効率的に行なうこ
とができる。このとき、溝内に形成できる三日月形状の
活性層を高抵抗層中に位置させることにより、リーク電
流を少なくすることができる。
で三日月形状となり、光のとじ込めを効率的に行なうこ
とができる。このとき、溝内に形成できる三日月形状の
活性層を高抵抗層中に位置させることにより、リーク電
流を少なくすることができる。
（実施例）
本発明の実施例を第１図ないし第５図に基づいて説明す
る。第１図は、本発明の請求項（２）記載のｇ！造右方
法よる光電子集積回路の断面構造図である。第２図は、
本発明の請求項（３）記載の製造方法による光電子集積
回路の断面構造図である。
る。第１図は、本発明の請求項（２）記載のｇ！造右方
法よる光電子集積回路の断面構造図である。第２図は、
本発明の請求項（３）記載の製造方法による光電子集積
回路の断面構造図である。
第３図、第４図は、第１図および第２図の実施例を説明
するための各製造工程の断面図である。
するための各製造工程の断面図である。
第３図（ａ）に示すように、ｐ型導電性のＩｎＰを材料
としたｐ型基板１０１上に、高抵抗層１０２としてＦｅ
の不純物をドーピングしたシート抵抗率１０＠Ω・■以
上のＩｎＰを２μｍの厚さに、その上にｎ型層１０３（
コレクタ層）として濃度ｎ ＝ ２ Ｘ １０１７０−
３のｎ型ＩｎＰ層を１μｍの厚さに、さらにその上にベ
ース層１０４として組成波長λｇ＝１．１ｐｍのｐ型Ｉ
ｎＧａＡｓＰを０．３μｍの厚さに、エミッタ層１０５
としてベース層１０４より禁制帯幅の大きいｎ型ＩｎＰ
を濃度ｎ＝７×１０１７ＣＩｌ＋−’で０．５μｍの厚
さに、エミッタコンタクト層１０６として濃度ｎ ＝
２ ＸＩＯ”ａａ−”のｎ型ＩｎＧａＡｓＰを０．２μ
Ｉの膜厚に積層して形成する。次に、第３図（ｂ）に示
すように、全面にシリコン窒化膜１１１を形成し、ホト
レジスト１１２を用いて所望のパターンを形成後、シリ
コン窒化膜にレーザ用溝１１３の開孔を形成する。Ｉｎ
Ｐのエツチング液としては塩酸とりん酸の第１の混合液
、 ＩｎＧａＡｓＰのエツチング液としては硫酸と過酸
化水素水と水との第２の混合液を用いる・。これらのエ
ツチング液は、マスク材のホトレジストやシリコン窒化
膜をエツチングしないばかりでなく、ＩｎＰとＩｎＧａ
ＡｓＰとを選択的にエツチングするため、各層のエツチ
ングを選択的に行なうことができる。即ち、レーザ用溝
１１３は第２の混合液でエミッタコンタクト層１０６の
エツチングを行ない、次に、第１の混合液でエミッタ層
１０５のエツチングを行なうことができ、かつこのとき
、エミッタコンタクト層１０６はエツチングされないの
で、マスク材として働く。このようにして順次ベース層
１０４． ｎ型ｙ！ｊ１０３をエツチング後、所定の時
間、高抵抗層１０２ｅ ｐ型基板１０１を第１の混合液
でエツチングすることにより、底面が■型形状をしたレ
ーザ用溝１１３を形成することができ、かつレーザ用溝
１１３の底面を大面積のＰ型基板に到達させることによ
り、レーザの直列抵抗値を低減させることができる。レ
ーザ用溝１１３の底面をＶ型形状にするのは、２回目の
エピタキシャル成長を行ないやすくするためである。
としたｐ型基板１０１上に、高抵抗層１０２としてＦｅ
の不純物をドーピングしたシート抵抗率１０＠Ω・■以
上のＩｎＰを２μｍの厚さに、その上にｎ型層１０３（
コレクタ層）として濃度ｎ ＝ ２ Ｘ １０１７０−
３のｎ型ＩｎＰ層を１μｍの厚さに、さらにその上にベ
ース層１０４として組成波長λｇ＝１．１ｐｍのｐ型Ｉ
ｎＧａＡｓＰを０．３μｍの厚さに、エミッタ層１０５
としてベース層１０４より禁制帯幅の大きいｎ型ＩｎＰ
を濃度ｎ＝７×１０１７ＣＩｌ＋−’で０．５μｍの厚
さに、エミッタコンタクト層１０６として濃度ｎ ＝
２ ＸＩＯ”ａａ−”のｎ型ＩｎＧａＡｓＰを０．２μ
Ｉの膜厚に積層して形成する。次に、第３図（ｂ）に示
すように、全面にシリコン窒化膜１１１を形成し、ホト
レジスト１１２を用いて所望のパターンを形成後、シリ
コン窒化膜にレーザ用溝１１３の開孔を形成する。Ｉｎ
Ｐのエツチング液としては塩酸とりん酸の第１の混合液
、 ＩｎＧａＡｓＰのエツチング液としては硫酸と過酸
化水素水と水との第２の混合液を用いる・。これらのエ
ツチング液は、マスク材のホトレジストやシリコン窒化
膜をエツチングしないばかりでなく、ＩｎＰとＩｎＧａ
ＡｓＰとを選択的にエツチングするため、各層のエツチ
ングを選択的に行なうことができる。即ち、レーザ用溝
１１３は第２の混合液でエミッタコンタクト層１０６の
エツチングを行ない、次に、第１の混合液でエミッタ層
１０５のエツチングを行なうことができ、かつこのとき
、エミッタコンタクト層１０６はエツチングされないの
で、マスク材として働く。このようにして順次ベース層
１０４． ｎ型ｙ！ｊ１０３をエツチング後、所定の時
間、高抵抗層１０２ｅ ｐ型基板１０１を第１の混合液
でエツチングすることにより、底面が■型形状をしたレ
ーザ用溝１１３を形成することができ、かつレーザ用溝
１１３の底面を大面積のＰ型基板に到達させることによ
り、レーザの直列抵抗値を低減させることができる。レ
ーザ用溝１１３の底面をＶ型形状にするのは、２回目の
エピタキシャル成長を行ないやすくするためである。
全面のホトレジスト１１２オよびシリコン窒化膜１１１
を除去後、２回目のエピタキシャル成長を行ない、レー
ザ用のダブルヘテロ接合を形成する。
を除去後、２回目のエピタキシャル成長を行ない、レー
ザ用のダブルヘテロ接合を形成する。
第；３図（ｃ）に示すように、ｎ型クラッド層１２１と
して濃度ｎ ＝ Ｉ Ｘ １０”ｃｍ−”のＩｎＰを、
活性層１２２としてレーザ用溝１１３の側面の高抵抗層
１０２の位置に組成波長λｇ＝１．３μｍのＩｎＧａＡ
ｓＰを、ｎ型クラッド層１２３として濃度ｎ−＝Ｉ Ｘ
１０”ｃｎ−３のＩｎＰを、ｎ型コンタクト層１２４
として組成波長λｇ＝１．１μｍで濃度ｎ ＝ ２ Ｘ
１０” ａｎ−’の丁ｎＧａＡｓＰをそれぞれこの順
序で形成する。このとき、レーザ用の溝１１３は埋めら
れるが、溝内でのエピタキシャル成長速度が速いため、
溝以外の部分より各層を厚く形成できる。活性層は溝の
側面の影響を受け、三日月形状１２５となり、光をとじ
込めるのに適した形を形成することができる。三日月形
状はｐ型基板１０１側に凸形状となるが、 ＩｎＰ等の
化合物半導体は、正孔の移動度が電子の移動度の約１／
４０であり、レーザの直列抵抗値はｐ型半導体の長さで
ほぼ決まる。従って、三日月形状の中央部のＰ型半導体
の距離が最も短くなり、抵抗値が小さくなるため、電流
の活性層中央への集中も効率的に行なうことができる。
して濃度ｎ ＝ Ｉ Ｘ １０”ｃｍ−”のＩｎＰを、
活性層１２２としてレーザ用溝１１３の側面の高抵抗層
１０２の位置に組成波長λｇ＝１．３μｍのＩｎＧａＡ
ｓＰを、ｎ型クラッド層１２３として濃度ｎ−＝Ｉ Ｘ
１０”ｃｎ−３のＩｎＰを、ｎ型コンタクト層１２４
として組成波長λｇ＝１．１μｍで濃度ｎ ＝ ２ Ｘ
１０” ａｎ−’の丁ｎＧａＡｓＰをそれぞれこの順
序で形成する。このとき、レーザ用の溝１１３は埋めら
れるが、溝内でのエピタキシャル成長速度が速いため、
溝以外の部分より各層を厚く形成できる。活性層は溝の
側面の影響を受け、三日月形状１２５となり、光をとじ
込めるのに適した形を形成することができる。三日月形
状はｐ型基板１０１側に凸形状となるが、 ＩｎＰ等の
化合物半導体は、正孔の移動度が電子の移動度の約１／
４０であり、レーザの直列抵抗値はｐ型半導体の長さで
ほぼ決まる。従って、三日月形状の中央部のＰ型半導体
の距離が最も短くなり、抵抗値が小さくなるため、電流
の活性層中央への集中も効率的に行なうことができる。
その後、第３図（ｄ）に示すように、シリコン窒化膜１
３１を全面に堆積後、ホトレジスト１３２を用いてホト
工程で、レーザ部分１３３にホトレジスト１３２とシリ
コン窒化膜１３１を残して他は除去する。ホトレジスト
１３２およびシリコン窒化膜１３１をマスク材として、
ｎ型コンタクト層１２４および活性層１２２を第２の混
合液を用いて、ｎ型クラッド層１２３およびｎ型クラッ
ド層１２１を第１の混合液を用いてそれぞれエツチング
を行ない、レーザ部分１３３のメサ形状を形成する。次
に、第３図（ｅ）に示すように、レーザ部分１３３およ
び各ＨＢＴのエミッタ部分１４１にホトレジスト１４２
を残して、マスク材として第２の混合液でエミッタコン
タクト層１０６をエツチング除去する。さらに、第３図
（ｆ）に示すように、新たなシリコン窒化膜１５１を堆
積してＨＢＴのベース拡散用開孔１５２を形成し、ｐ型
不純物であるＺｎを少なくともベース層１０４を貫通す
るまでエミッタ層１０５を通して拡散を行ない、ベース
拡散領域１５３を形成する。次に、第３図（ｇ）に示す
ように、ホトレジスト等でＩ（Ｂ Ｔ部分１６１を覆い
、Ｉ−Ｉ Ｂ Ｔ部分１６１およびレーザ部分１３３を
残してエミッタ層１０５およびベース層１０４をエツチ
ングして、ＨＢ Ｔのメサ形状を形成する。さらにその
後、各素子を電気的に分離するため、分離用溝１６２を
第１の混合液でエツチングすることにより形成する。そ
の後、第３図（ｈ）に示すように、分濡溝１６２に絶縁
性樹脂１７１を充填し、さらにｐ型に対してはＡｕ ／
Ｚｎ ／ Ａｕを蒸着後、リフトオフ法によリレーザ
のアノード電極１７２．ベース電極１７３を形成する。
３１を全面に堆積後、ホトレジスト１３２を用いてホト
工程で、レーザ部分１３３にホトレジスト１３２とシリ
コン窒化膜１３１を残して他は除去する。ホトレジスト
１３２およびシリコン窒化膜１３１をマスク材として、
ｎ型コンタクト層１２４および活性層１２２を第２の混
合液を用いて、ｎ型クラッド層１２３およびｎ型クラッ
ド層１２１を第１の混合液を用いてそれぞれエツチング
を行ない、レーザ部分１３３のメサ形状を形成する。次
に、第３図（ｅ）に示すように、レーザ部分１３３およ
び各ＨＢＴのエミッタ部分１４１にホトレジスト１４２
を残して、マスク材として第２の混合液でエミッタコン
タクト層１０６をエツチング除去する。さらに、第３図
（ｆ）に示すように、新たなシリコン窒化膜１５１を堆
積してＨＢＴのベース拡散用開孔１５２を形成し、ｐ型
不純物であるＺｎを少なくともベース層１０４を貫通す
るまでエミッタ層１０５を通して拡散を行ない、ベース
拡散領域１５３を形成する。次に、第３図（ｇ）に示す
ように、ホトレジスト等でＩ（Ｂ Ｔ部分１６１を覆い
、Ｉ−Ｉ Ｂ Ｔ部分１６１およびレーザ部分１３３を
残してエミッタ層１０５およびベース層１０４をエツチ
ングして、ＨＢ Ｔのメサ形状を形成する。さらにその
後、各素子を電気的に分離するため、分離用溝１６２を
第１の混合液でエツチングすることにより形成する。そ
の後、第３図（ｈ）に示すように、分濡溝１６２に絶縁
性樹脂１７１を充填し、さらにｐ型に対してはＡｕ ／
Ｚｎ ／ Ａｕを蒸着後、リフトオフ法によリレーザ
のアノード電極１７２．ベース電極１７３を形成する。
ｎ型に対してはＡｕ ／ Ｓｎ ／ Ａｕを蒸着後、リ
フトオフ法によりエミッタ電極１７４．コレクタ電極１
７５．レーザのカソード電極１７６を形成し、必要に応
じて配線金属により各素子の接続を行ない、第１図に示
すような本発明の光電子集積回路を形成することができ
る。
フトオフ法によりエミッタ電極１７４．コレクタ電極１
７５．レーザのカソード電極１７６を形成し、必要に応
じて配線金属により各素子の接続を行ない、第１図に示
すような本発明の光電子集積回路を形成することができ
る。
次に、第４図に従って本発明の請求項（３）記載の製造
方法の説明を行なう。第４図（ａ）に示すように、Ｉｎ
Ｐを材料としたｐ型基板２０１上に、高抵抗層２０２と
してＦｅの不純物をドープしたシート抵抗率１０”Ω・
■以上のＩｎＰを２μｍの厚さに積層して形成する。次
に、第４図（ｂ）に示すように、全面にシリコン窒化膜
２】１を堆積し、ホトレジスト２１２を用いて所望のパ
ターンを形成後、シリコン窒化膜２１１にレーザ用溝２
１３の開孔を形成する。レーザ用溝２１３を第１の混合
液でｐ型基板に達するまで形成する。レーザ用溝２１３
の底面はＶ型形状としておく。全面のホトレジスト２１
２およびシリコン窒化膜２１１を除去後、２回目のエピ
タキシャル成長を行ない、レーザ用のダブルヘテロ接合
およびＨＢＴの各層を形成する。第４図（ｃ）に示すよ
うに、ｎ型クラッド層２２１として濃度ｎ ＝ Ｉ Ｘ
１．０” ｃｗ −’のＩｎＰを、活性層２２２とし
てレーザ用溝２１３の側面の高抵抗層２０２の位置に組
成波長λｇ＝１．３μ園のＩｎＧａＡｓＰを、ｎ型クラ
ッド層２２３（ＨＢ Ｔのコレクタ層）として濃度ｎ
＝ Ｉ Ｘ １０” ｃｓ−３のＩｎＰを、ベース層２
２４として組成波長λｇ＝１．１μｓのｐ型ＩｎＧａＡ
ｓＰを０ 、３ｐｍの厚さに、さらにエミッタ層２２５
としてベース層２２４より禁制帯幅の大きい材料である
ｎ型ＩｎＰを濃度ｎ ＝ ７ ＸＩＯ”（！１−３で０
、５ｐｒｍの厚さに、さらにその上にエミッタコンタ
クト層２２６として濃度ｎ ＝ ２ ＸＩＯ”ｃｍ−’
のｎ型ＩｎＧａＡｓＰを０．２μｍの膜厚にそれぞれ積
層して形成する。このとき、レーザ用溝２１３はｐ型り
ラッド層２２１．活性層２２２およびｎ型クラッド層２
２３により埋められ、活性層２２２はｐ型クラッド層２
２１側に凸形状の三日月形状２２７となり、光のとじ込
め、電流集中を効率的に行なうことができる。
方法の説明を行なう。第４図（ａ）に示すように、Ｉｎ
Ｐを材料としたｐ型基板２０１上に、高抵抗層２０２と
してＦｅの不純物をドープしたシート抵抗率１０”Ω・
■以上のＩｎＰを２μｍの厚さに積層して形成する。次
に、第４図（ｂ）に示すように、全面にシリコン窒化膜
２】１を堆積し、ホトレジスト２１２を用いて所望のパ
ターンを形成後、シリコン窒化膜２１１にレーザ用溝２
１３の開孔を形成する。レーザ用溝２１３を第１の混合
液でｐ型基板に達するまで形成する。レーザ用溝２１３
の底面はＶ型形状としておく。全面のホトレジスト２１
２およびシリコン窒化膜２１１を除去後、２回目のエピ
タキシャル成長を行ない、レーザ用のダブルヘテロ接合
およびＨＢＴの各層を形成する。第４図（ｃ）に示すよ
うに、ｎ型クラッド層２２１として濃度ｎ ＝ Ｉ Ｘ
１．０” ｃｗ −’のＩｎＰを、活性層２２２とし
てレーザ用溝２１３の側面の高抵抗層２０２の位置に組
成波長λｇ＝１．３μ園のＩｎＧａＡｓＰを、ｎ型クラ
ッド層２２３（ＨＢ Ｔのコレクタ層）として濃度ｎ
＝ Ｉ Ｘ １０” ｃｓ−３のＩｎＰを、ベース層２
２４として組成波長λｇ＝１．１μｓのｐ型ＩｎＧａＡ
ｓＰを０ 、３ｐｍの厚さに、さらにエミッタ層２２５
としてベース層２２４より禁制帯幅の大きい材料である
ｎ型ＩｎＰを濃度ｎ ＝ ７ ＸＩＯ”（！１−３で０
、５ｐｒｍの厚さに、さらにその上にエミッタコンタ
クト層２２６として濃度ｎ ＝ ２ ＸＩＯ”ｃｍ−’
のｎ型ＩｎＧａＡｓＰを０．２μｍの膜厚にそれぞれ積
層して形成する。このとき、レーザ用溝２１３はｐ型り
ラッド層２２１．活性層２２２およびｎ型クラッド層２
２３により埋められ、活性層２２２はｐ型クラッド層２
２１側に凸形状の三日月形状２２７となり、光のとじ込
め、電流集中を効率的に行なうことができる。
その後、第４図（ｄ）に示すように、シリコン窒化膜２
３１を全面に堆積後、ホトレジスト２３２を用いてホト
工程でＨＢＴのエミッタ部分にホトレジスト２３２を残
して、シリコン窒化膜２３１をエツチング除去する。シ
リコン窒化膜２３１をマスクとして、第２の混合液でエ
ミッタコンタクトｐ！Ｊ２２６をエツチング除去する。
３１を全面に堆積後、ホトレジスト２３２を用いてホト
工程でＨＢＴのエミッタ部分にホトレジスト２３２を残
して、シリコン窒化膜２３１をエツチング除去する。シ
リコン窒化膜２３１をマスクとして、第２の混合液でエ
ミッタコンタクトｐ！Ｊ２２６をエツチング除去する。
さらに、第４図（ｅ）に示すように、新たなシリコン窒
化膜２４１を堆積してＨＢＴのベース拡散用開孔２４２
を形成し、ｐ型不純物であるＺｎを少なくともベース層
２２４を貫通するまでエミッタ層２２５を通して拡散を
行ない、ベース拡散領域２４３を形成する。次に、第４
図（ｆ）に示すように、シリコン窒化膜２５１およびホ
トレジス１−２５２でＨＢＴ部分を覆い、エミッタ層２
２５およびベース層２２４をエツチングしてＨＢＴのメ
サ形状を形成する。さらにその後、各素子を分離するた
めに、第４図（ｇ）に示すように、各素子を電気的に分
離するため、ホトレジスト２６１で分離溝２６２のパタ
ーンを形成して、第１の混合液で分離溝２６２を形成す
る。その後、第４図（ｈ）に示すように１分Ｍ溝２６２
に絶縁性樹脂２７１を充填する。さらに、ｐ型に対して
はＡｕ ／ Ｚｎ ／ Ａｕを蒸着後、リフトオフ法に
よりレーザのアノード電極２７２．ベース電極２７３を
形成するａｎ型に対してはＡｕ／Ｓｎ／Ａｕを蒸着後、
リフトオフ法によりエミッタ電極２７４．コレクタ電極
２７５．レーザのカソード電極２７６を形成後、配線金
属により各素子の接続を行ない、第２図に示すような本
発明の光電子集積回路を形成することができる。
化膜２４１を堆積してＨＢＴのベース拡散用開孔２４２
を形成し、ｐ型不純物であるＺｎを少なくともベース層
２２４を貫通するまでエミッタ層２２５を通して拡散を
行ない、ベース拡散領域２４３を形成する。次に、第４
図（ｆ）に示すように、シリコン窒化膜２５１およびホ
トレジス１−２５２でＨＢＴ部分を覆い、エミッタ層２
２５およびベース層２２４をエツチングしてＨＢＴのメ
サ形状を形成する。さらにその後、各素子を分離するた
めに、第４図（ｇ）に示すように、各素子を電気的に分
離するため、ホトレジスト２６１で分離溝２６２のパタ
ーンを形成して、第１の混合液で分離溝２６２を形成す
る。その後、第４図（ｈ）に示すように１分Ｍ溝２６２
に絶縁性樹脂２７１を充填する。さらに、ｐ型に対して
はＡｕ ／ Ｚｎ ／ Ａｕを蒸着後、リフトオフ法に
よりレーザのアノード電極２７２．ベース電極２７３を
形成するａｎ型に対してはＡｕ／Ｓｎ／Ａｕを蒸着後、
リフトオフ法によりエミッタ電極２７４．コレクタ電極
２７５．レーザのカソード電極２７６を形成後、配線金
属により各素子の接続を行ない、第２図に示すような本
発明の光電子集積回路を形成することができる。
また、第５図に示すような半導体レーザ４０１と駆動用
のＨＢ Ｔ４０２とが直列に接続されているような回路
構成を採用すれば、第２図に示す分離溝のうち半導体レ
ーザ４０１とＨＢ Ｔ４０２とを分離している分離の形
成が不要となり、構造をより簡略化することができる。
のＨＢ Ｔ４０２とが直列に接続されているような回路
構成を採用すれば、第２図に示す分離溝のうち半導体レ
ーザ４０１とＨＢ Ｔ４０２とを分離している分離の形
成が不要となり、構造をより簡略化することができる。
４０３はカソードであり、４ｏ４はコレクタである。
（発明の効果）
本発明によれば、ＨＢＴの特性を決定するベース層の膜
厚が均一で、電流増幅率が均一となる。
厚が均一で、電流増幅率が均一となる。
さらに、各素子の分離に高抵抗層を用いているため、コ
レクタ側の浮遊容量が小さくなり、高速動作ができる。
レクタ側の浮遊容量が小さくなり、高速動作ができる。
加えて、レーザの活性層の両側が高抵抗層の構成のため
、レーザのリーク電流もより小さくすることができ、そ
の実用上の効果は大である。
、レーザのリーク電流もより小さくすることができ、そ
の実用上の効果は大である。
第１図、第２図は本発明の実施例の光電子集積回路の断
面構造図、第３図（ａ）〜（ｈ）、第４図（ａ）〜（ｈ
）はそれぞれ第１図および第２図の製造工程断面図、第
５図は半導体レーザ駆動回路図、第（５図（ａ）〜（ｊ
）は従来の光電子集積回路の製造工程断面図である。 １０１、２０１・・・ｐ型基板、 １０２．２０２・・
・高抵抗層、 １０３・・・ｎ型層、 １０４．２２４
・・・ベース層、 １０５，２２５・・・エミッタ層
、 １０６．２２６・・・エミッタコンタクト層、
ｔｘｔ、 １３１゜１５１、２１１．２３１．２４１．
２５１・・・シリコン窒化膜、 １１２．１３２．１４
２．２１２．２３２．２５２゜２６１・・・ホトレジス
ト、 １１３，２１３・・・レーザ用溝、 １２１．
２２１・・・ｐ型クラッド層。 １２２、２２２・・・活性層、 １２３．２２３・・・
ｎ型クラッド層、 １２４・・・ｎ型コンタクト層、
１２５゜２２７・・・三日月形状、 １３７・・・レ
ーザ部分。 １４１・・・エミッタ部分、 １５２，２４２・・・
ベース拡散用開孔、 １５３・・・ベース拡散領域、１
６１・・・ＨＢ Ｔ部分、 １６２．２６２・・・分離
用溝。 １．７１．２７１・・・絶縁性樹脂、 １７２．２７２
・・・アノード電極、 １７３．２７３・・・ベース電
極、１７４、２７４・・・エミッタ電極、 １７５．２
７５・・・コレクタ電極、 １７６、２７６・・・カソ
ード電極。 ４０１・・・半導体レーザ、 ４０２・・・ＨＢ Ｔ、
４０３・・カソード、４０４・・・コレクタ。 特許出願人 松下電器産業株式会社 第 図 ２０１ 、、、 ｐ型籐板 ２０２、、、品喧悄贋 ２１１ 、、、シリコン貨イｌ硬 ２１２ 、 尤ＬＬシ゛スト ２］３・・・し−すＩ＋’（蓬 ２２１ ・・ｐ型、クラ７１層 ２２２・話、１１）Ｗ ２２３１．ｎ型りラ７Ｆ層 ２２４、、、ベース層 ２２５、、、工Ｓ１．タ屑 ２２６・・・Ｌミ１１．タコンダクト層２２７、、、ジ
ｒＨ４枇妖 ２３１・・・シリコン室イｔｇ ２３２、、、爪■しシスト 図 ３０２−ｎ ５１１ｎＰ、４ ３０３・・・１狂１ ３２５ ・工Ｓ５．タ４９冷 ３３］ レー丁節今 ３３２・にラント“ス９＠ｒｅ 第６図 二Ｌ３３３ − ・′３３４ し−ｆ１７−分 ｙう７２１７合７−分 ン°１コンＩ！ｔＦイＬロ讐 ７ｒ−Ａｚｅａビ１ニー へ′−又−１′ちし 分萬作電堰 ＬＳ 、フ電オ止 コしクク噂賢ル 身を珠用４村脂 泊？−球４３檜 刀ノー＋４’才ｉ
面構造図、第３図（ａ）〜（ｈ）、第４図（ａ）〜（ｈ
）はそれぞれ第１図および第２図の製造工程断面図、第
５図は半導体レーザ駆動回路図、第（５図（ａ）〜（ｊ
）は従来の光電子集積回路の製造工程断面図である。 １０１、２０１・・・ｐ型基板、 １０２．２０２・・
・高抵抗層、 １０３・・・ｎ型層、 １０４．２２４
・・・ベース層、 １０５，２２５・・・エミッタ層
、 １０６．２２６・・・エミッタコンタクト層、
ｔｘｔ、 １３１゜１５１、２１１．２３１．２４１．
２５１・・・シリコン窒化膜、 １１２．１３２．１４
２．２１２．２３２．２５２゜２６１・・・ホトレジス
ト、 １１３，２１３・・・レーザ用溝、 １２１．
２２１・・・ｐ型クラッド層。 １２２、２２２・・・活性層、 １２３．２２３・・・
ｎ型クラッド層、 １２４・・・ｎ型コンタクト層、
１２５゜２２７・・・三日月形状、 １３７・・・レ
ーザ部分。 １４１・・・エミッタ部分、 １５２，２４２・・・
ベース拡散用開孔、 １５３・・・ベース拡散領域、１
６１・・・ＨＢ Ｔ部分、 １６２．２６２・・・分離
用溝。 １．７１．２７１・・・絶縁性樹脂、 １７２．２７２
・・・アノード電極、 １７３．２７３・・・ベース電
極、１７４、２７４・・・エミッタ電極、 １７５．２
７５・・・コレクタ電極、 １７６、２７６・・・カソ
ード電極。 ４０１・・・半導体レーザ、 ４０２・・・ＨＢ Ｔ、
４０３・・カソード、４０４・・・コレクタ。 特許出願人 松下電器産業株式会社 第 図 ２０１ 、、、 ｐ型籐板 ２０２、、、品喧悄贋 ２１１ 、、、シリコン貨イｌ硬 ２１２ 、 尤ＬＬシ゛スト ２］３・・・し−すＩ＋’（蓬 ２２１ ・・ｐ型、クラ７１層 ２２２・話、１１）Ｗ ２２３１．ｎ型りラ７Ｆ層 ２２４、、、ベース層 ２２５、、、工Ｓ１．タ屑 ２２６・・・Ｌミ１１．タコンダクト層２２７、、、ジ
ｒＨ４枇妖 ２３１・・・シリコン室イｔｇ ２３２、、、爪■しシスト 図 ３０２−ｎ ５１１ｎＰ、４ ３０３・・・１狂１ ３２５ ・工Ｓ５．タ４９冷 ３３］ レー丁節今 ３３２・にラント“ス９＠ｒｅ 第６図 二Ｌ３３３ − ・′３３４ し−ｆ１７−分 ｙう７２１７合７−分 ン°１コンＩ！ｔＦイＬロ讐 ７ｒ−Ａｚｅａビ１ニー へ′−又−１′ちし 分萬作電堰 ＬＳ 、フ電オ止 コしクク噂賢ル 身を珠用４村脂 泊？−球４３檜 刀ノー＋４’才ｉ
Claims (3)
- （１）半導体基板上に高抵抗層が形成されており、前記
高抵抗層に、前記半導体基板にまで達するように形成さ
れたレーザ用ストライプ溝内に三日月形状の活性層が高
抵抗層の位置にくるように、レーザ用ダブルヘテロ接合
が形成され、さらに前記高抵抗層上にトランジスタ構造
がエピタキシャル成長され、前記レーザおよび前記トラ
ンジスタの各層に所定の電圧が印加できるように電極が
形成されたことを特徴とする光電子集積回路。 - （２）半導体基板上に高抵抗層、その上にトランジスタ
を構成するコレクタ層、ベース層およびエミッタ層をこ
の順序で形成する第１の工程と、前記各層の所定の位置
にレーザを構成する溝を前記半導体基板に達するまで形
成する第２の工程と、前記溝内にｐ型クラッド層と三日
月形状の活性層とｎ型クラッド層でダブルヘテロ接合を
形成する第３の工程と、前記レーザおよび前記トランジ
スタの領域を電気的に分離する第４の工程と、前記コレ
クタ層、前記ベース層、前記エミッタ層、前記ｐ型クラ
ッド層および前記ｎ型クラッド層とにそれぞれ所定のバ
イアスが印加できるようにする第５の工程とを含むこと
を特徴とする光電子集積回路の製造方法。 - （３）半導体基板上に高抵抗層を形成する第１の工程と
、前記高抵抗層にレーザを構成する溝を前記半導体基板
に達するまで形成する第２の工程と、前記溝内にｐ型ク
ラッド層と三日月形状の活性層と、コレクタ層としても
働くｎ型クラッド層と、さらにその上にトランジスタの
ベース層とエミッタ層とをこの順序で形成し溝を埋め込
む第３の工程と、前記レーザおよび前記トランジスタの
領域とを電気的に分離する第４の工程と、前記コレクタ
層、前記ベース層、前記エミッタ層、前記ｐ型クラッド
層および前記ｎ型クラッド層とにそれぞれ所定のバイア
スが印加できるようにする第５の工程とを含むことを特
徴とする光電子集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63185396A JPH0236584A (ja) | 1988-07-27 | 1988-07-27 | 光電子集積回路およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63185396A JPH0236584A (ja) | 1988-07-27 | 1988-07-27 | 光電子集積回路およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0236584A true JPH0236584A (ja) | 1990-02-06 |
Family
ID=16170071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63185396A Pending JPH0236584A (ja) | 1988-07-27 | 1988-07-27 | 光電子集積回路およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0236584A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103545407A (zh) * | 2012-07-10 | 2014-01-29 | 华夏光股份有限公司 | 防止漏电流结构及其制造方法 |
-
1988
- 1988-07-27 JP JP63185396A patent/JPH0236584A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103545407A (zh) * | 2012-07-10 | 2014-01-29 | 华夏光股份有限公司 | 防止漏电流结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0645694A (ja) | 注入物をもつ頂部放出型ｖｃｓｅｌ | |
| CN1381900A (zh) | 具有分级基区的横向晶体管,半导体集成电路及制造方法 | |
| JPH06232494A (ja) | 面発光素子およびその製造方法 | |
| JPH08250808A (ja) | 半導体装置およびその製造方法 | |
| US4539742A (en) | Semiconductor device and method for manufacturing the same | |
| JPH088486A (ja) | 選択的成長を用いてパターンド・ミラーｖｃｓｅｌを製造する方法 | |
| US5275968A (en) | Method of producing a semiconductor light emitting device disposed in an insulating substrate | |
| US5003358A (en) | Semiconductor light emitting device disposed in an insulating substrate | |
| US5194399A (en) | Method of producing a semiconductor light emitting device disposed in an insulating substrate | |
| JPS59124183A (ja) | 発光半導体装置 | |
| JPS6046549B2 (ja) | ゲ−トタ−ンオフサイリスタ | |
| JP3282950B2 (ja) | 電界放出型電子素子及びその製造方法 | |
| JPH077846B2 (ja) | 発光素子の製造方法 | |
| KR100311459B1 (ko) | 레이져다이오드의제조방법 | |
| JP3700307B2 (ja) | 横方向電流注入型面発光半導体レーザ装置および半導体レーザアレイの製造方法 | |
| JPS63151077A (ja) | 光電子集積回路装置 | |
| JPH02256287A (ja) | 半導体発光装置およびその使用方法 | |
| JPH023314B2 (ja) | ||
| JPS6215876A (ja) | 半導体発光装置の製造方法 | |
| JPS622719B2 (ja) | ||
| JP3261032B2 (ja) | 発光ダイオードアレイ | |
| JPS63299375A (ja) | 光電子集積回路およびその製造方法 | |
| JPH0548194A (ja) | 半導体レーザ及びその製造方法 | |
| JPS63271989A (ja) | 光電子集積回路装置およびその製造方法 | |
| JPH0691240B2 (ja) | 光電子集積回路の製造方法 |