JPH0236991B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、画像データ処理装置に係り、特に、
表示メモリへ表示データを書込み処理する場合
に、色コードへ展開する回路に関する。

［従来の技術］ 画像メモリは、近年大容量化の傾向にあり、こ
れによつて、多色表示が可能となつている。すな
わち、１表示ドツトについて、複数ビツトの色情
報表示データを対応させる方式（ビツトマツプ方
式）が採用されている。

つまり、画面に文字を表示する場合、まず、そ
の文字の表示パターンが「１」または「０」のフ
オントパターン（つまり、二値のフオントパター
ン）として与えられる。そして、上記「１」、
「０」のそれぞれを、前景色の色コードまたは背
景色の色コードに展開し、この展開した色コード
を表示メモリに書込む必要がある。

第９図は、画像データ処理装置の従来例を示す
ブロツク図である。

タイミングコントローラ２０は、画像データ処
理装置のタイミングを全体的に制御するものであ
る。

表示コントローラ３０は、タイミングコントロ
ーラ２０から与えられるタイミングに基づいて、
CRT等の画面を表示する表示信号を作成する。
つまり、表示コントローラ３０は、画面の表示位
置に対応した表示アドレスを、表示メモリ用アド
レスバス５１に出力して、表示メモリ４０をアク
セスする。このときのメヨリタイミングも、タイ
ミングコントローラ２０から与えられる。

表示メモリ４０からの出力データは、表示メモ
リ用データバス５３を介して、表示コントローラ
３０内のパラレル―シリアル変換回路３２に送ら
れる。そして、表示コントローラ３０における所
定の処理によつて表示信号を作成する。

一方、CPU６０は、画像処理プログラムメモ
リ６１からの画像処理プログラムを実行し、入出
力インタフエース７０からのデータに基づいて、
表示メモリ４０に書込むアドレスとデータとを準
備し、画像メモリアクセス要求をタイミングコン
トローラ２０へ伝える。ここで、入出力インタフ
エース７０としては、RS232C、モデムインタフ
エース、デイスクインタフエース、マウスインタ
フエース等がある。

そして、タイミングコントローラ２０は、
CPU６０からアクセス要求を受取ると、表示コ
ントローラ３０の表示アクセスと競合しないタイ
ミングに合わせて、表示メモリ用アドレスバツフ
ア５２と、表示メモリ用データバスバツフア５４
とをイネーブルする。これと並行して、CPU６
０に実行許可を与える。このようにしてCPU６
０は、表示メモリ４０に対して許可されたタイミ
ングのみアクセスできる。

CPU６０は、上記動作を繰返しながら、表示
メモリ４０へ画像イメージ（表示パターン）を書
込む。

ここで、表示すべきパターンが文字情報である
場合を考える。

第１０図は、色コード展開の説明図であり、色
コードに変換すべき文字パターンの例と、その文
字パターンの一部を展開した色コードの例とを示
してある。

文字コードに対応して、文字フオントは二値
（１または０のデータ）で与えられている。表示
メモリ４０は、１ドツト毎に、たとえば16色の４
ビツト情報を保持するビツトマツプ方式を採用し
たメモリであるとする。そして、前景色（表示文
字の色）の色コードを「1010」とし、背景色（表
示文字の背景の色）の色コードを「0100」と仮定
する。

CPU６０は、上記文字フオントのデータを１
ビツトずつチエツクしながら、第１０図に示すよ
うに、その１ビツトが「１」か「０」かに対応し
て、前景色の色コードまたは背景色の色コードを
並べ、その並べられた色コードを、書込みデータ
として表示メモリ４０へ送る。

ところで、従来の表示文字は、上記ビツトマツ
プ方式とは異なり、キヤラクタジエネレータ方式
のものが殆どである。このキヤラクタジエネレー
タ方式の場合、文字コードおよびアトリビユート
カラーコードを表示メモリに書込めば、文字コー
ドから文字フオントへの展開、およびその文字フ
オントから表示色コードへの展開は、既存のハー
ドウエアで実行される。したがつて、キヤラクタ
ジエネレータ方式における色コードへの展開は、
非常に高速に処理できる。

［従来技術の問題点］ ところが、ビツトマツプ方式において、CPU
が色コードに展開する場合は、処理時間を必要と
するので、色コード展開に時間が非常に長くかか
るという問題がある。

これは、CPU６０は、本来、バイトまたは２
バイト（ワード）の処理をすることは非常に簡単
かつ高速に実行できるのに対して、１ビツトずつ
チエツクしながら展開すること、つまり、１バイ
トのデータをパターンに応じたビツト例に拡大し
ながら並べ変える展開処理は、不可能ではないが
非常に長い時間を要する。

ビツトマツプ方式のグラフイツク表示が可能な
画像表示装置は、テキスト表示装置よりも明らか
に高級であるにも係らず、その表示処理に長時間
を要することは非常に問題である。特に、同一の
パターンデータを繰返して色コードに展開する場
合に、その展開時間を短縮したいという要請が強
くある。

［発明の目的］ 本発明は、上記従来技術の問題点に着目してな
されたものであり、CPUがビツトハンドリング
しなくても、パターンデータから色コードへの展
開を可能にするとともに、同一パターンデータを
繰返して色コードに展開する場合に、その展開時
間を短縮できる画像データ処理装置を提供するこ
とを目的とするものである。

［発明の概要］ 本発明は、同一のパターンデータを繰返して、
前景色の色コードまたは背景色の色コードに迅速
に展開するようにするために、前景色の色コード
を前景色レジスタに保持し、背景色の色コードを
背景色レジスタに保持し、ローテイタまたはセレ
クタによつて、上記パターンデータを繰返して使
用可能とし、この出力値に応じて、上記前景色レ
ジスタまたは背景色レジスタを選択するものであ
る。

［発明の実施例］ 第１図は、本発明の一実施例を示す回路を示す
ブロツク図である。

この例が、第９図に示す従来例と異なる主な点
は、色コード展開回路１０を追加した点である。

上記実施例において、色コード展開をする必要
が生じたときに、CPU６０ａが、必要な情報を
色コード展開回路１０にセツトする。これによつ
て、タイミングコントローラ２１の制御のもと
に、色コード展開回路１０が色コード展開の動作
を実行し、その得られた色コードが表示メモリ４
０へ書込まれる。したがつて、従来のように
CPU６０が色コード展開する場合よりも、その
処理速度が尽速になる。

なお、第９図に示した従来例において使用した
部品と同一の部品については、同一符号を付して
その説明を省略する。

第２図は、上記実施例において使用する色コー
ド展開回路を示す詳細ブロツク図である。

前景色レジスタ１１は、前景色の色コードを保
持するレジスタであり、背景色レジスタ１２は、
背景色の色コードを保持するレジスタである。

また、パターンローテイタ１３は、色コードに
展開すべきパターンデータを保持するとともに、
上記パターンデータをローテイトするレジスタで
ある。そして、パターンローテイタ１３は、最上
位ビツトと最下位ビツトとが連結しデータがロー
テイトするようになつている。したがつて、パタ
ーンローテイタ１３は、色コードに展開すべきパ
ターンデータを保持するとともに、パターンデー
タを繰返して出力するパターンデータ繰返し出力
手段を構成する一例である。

コードセレクタ１４は、シフトレジスタ１３の
上位ビツトの内容に応じて、上記前景色の色コー
ドまたは上記背景色の色コードを選択出力するも
のである。また、書込みアドレスカウンタ１５
は、表示メモリ４０への書込アドレスを保持する
レジスタであり、長さカウンタ１６は、色コード
に展開すべきパターンデータの長さ情報であつ
て、画面の横方向の長さ情報を保持するカウンタ
である。

次に、上記実施例の動作について説明する。

まず、CPU６０ａは、展開すべき前景色の色
コードおよび背景色の色コードが与えられると、
前景色の色コードを前景色レジスタ１１にセツト
し、背景色の色コードを背景色レジスタ１２にセ
ツトする。

次に、上記パターンデータをパターンローテイ
タ１３にセツトする。さらに、CPU６０ａは、
表示メモリ４０に書込むべきアドレスを算出した
後、このアドレス値を書込みアドレスカウンタ１
５にセツトする。そして、CPU６０ａは、展開
すべき横方向のパターンデータを得、この横方向
の長さ情報を、長さカウンタ１６にセツトする。

上記長さカウンタ１６は、リセツト信号によつ
てその初期値をオール１（−１）に設定される。
長さカウンタ１６がマイナスである間は、実行信
号がタイミングコントローラ２１に与えられない
ので、色コード展開の動作は停止したままでい
る。

ここで、第１０図のパターンに示してある８×
８ドツトのパターンについて、色コード展開する
場合について説明する。

CPU６０ａは、展開すべきパターンデータの
数から１を差しいた値（ドツト数−１の値）を、
長さカウンタ１６にセツトする。第１０図に示す
場合は、横方向８ドツトであるので、長さカウン
タ１６には、「７」をセツトする。その後、実行
信号がタイミングコントローラ２１に与えられ
て、動作が開始する。

その後、タイミングコントローラ２１は、表示
メモリ４０をアクセスできるタイミングに合わせ
て、イネーブル信号を送る。これによつて、書込
みアドレスカウンタ１５の値が、表示メモリ用ア
ドレスバス５１へ出力される。

これと並行して、パターンローテイタ１３の上
位ビツトの値に応じて、前景色レジスタ１１また
は背景色レジスタ１２の値が、コードセレクタ１
４によつて選択される。

つまり、上記例においては、ローテイタ１３の
上位ビツトが「１」の場合は、前景色が対応する
とし、このときに、背景色レジスタ１２に保持さ
れている背景色の色コード「1010」がコードセレ
クタ１４から出力される。また、ローテイタ１３
の上位ビツトが「０」の場合は、背景色が対応す
るとし、このときに、背景色レジスタ１２に保持
されている背景色の色コード「0100」がコードセ
レクタ１４から出力される。

上記のようにして選択された各色コードのデー
タは、表示メモリ用データバス５３に出力され
る。そして、タイミングコントローラ２１が、表
示メモリ４０にタイミングパルスを供給し、上記
選択されたデータが表示メモリ４０に書込まれ
る。

この後に、タイミングコントローラ２１は、カ
ウントパルスを出力し、書込みアドレスカウンタ
１５のカウントと、長さカウンタ１６のデクリメ
ントとを行ない、パターンローテイタ１３の左ロ
ーテイトを行なう。

パターンローテイタ１３に保持された１ビツト
分のデータ毎に、上記動作を繰返し実行し、長さ
カウンタ１６の値が「−１」になつたときに、長
さカウンタ１６から実行信号が出力されなくな
る。これによつて、上記色コード展開の動作が停
止する。

CPU６０ａは、長さカウンタ１６の値を読む
か、または、実行信号によつて生じる割込信号を
知るか等の手段を通じて、上記色コード展開動作
の実行が停止されたことを認識する。これによつ
て、次に展開すべきパターンデータと、表示メモ
リ４０に書込むべきアドレスと、色コードに変換
すべき画面上の横方向の長さデータとを、各カウ
ンタ等にセツトする。そして、上記データに基づ
いて、表示メモリ４０に１列分のデータを書込
み、これらの動作を、必要な列分だけ繰返して、
１文字分の書込みを完了する。

上記実施例は、８×８ドツトのパターンについ
て色コード展開する場合について説明したが、32
×32ドツト等、任意の大きさのパターンについて
色コード展開することも可能であり、横方向のド
ツト数が多いパターンについて色コード展開する
程、展開時間の効率がよい。

ところで、CPU６０ａから送られたパターン
データ（たとえば16ビツトのデータ）がパターン
ローテイタ１３に保持された後に、ビツト１５
（最上位ビツト）のデータがコードセレクタ１４
に送られ、そのデータが色コードに変換される
と、パターンローテイタ１３が１つローテイトす
る。この場合、ローテイトする直前のビツト１５
のデータは、ビツト０に移る。

そして、パターンローテイタ１３における２つ
目のデータが色コードに変換されると、再び、パ
ターンローテイタ１３が１つローテイトされ、そ
の直前のビツト１５のデータがビツト０に移る。
この動作を繰返し、16ビツト分のデータが色コー
ドに変換されると、パターンローテイタ１３に
は、上記16ビツドのデータと同じデータがセツト
されている。

ここで、パターンローテイタ１３に既にセツト
したパターンデータと異なるデータをセツトする
には、再度、CPU６０ａからパターンデータを
書込み保持すればよい。

もし、同じパターンデータを再び、色コードに
展開するならば、そのパターンデータがパターン
ローテイタ１３にセツトされているので、CPU
６０ａによつて、パターンデータを再セツトする
必要がない。

したがつて、同じパターンデータを複数回使用
して、色コードに展開する場合は、CPU６０ａ
によつて、パターンデータをその都度セツトする
ことが必要でなくなる。このために、同じパター
ンデータを繰り返し、色コードに展開する場合、
その展開動作が迅速になる。

以上の説明においては、書込みアドレスカウン
タ１５の値と、表示メモリ４０における１ドツト
分のメモリアドレスとが、１対１に対応する場合
について説明した。ところで、表示メモリ４０の
１つのアドレスに、複数ドツトの情報を保持する
場合もあり、この場合についても、本発明を応用
することができる。ただし、この場合は、タイミ
ングコントローラ２１に、所定の機能を追加する
ことが必要になる。しかし、これは、本発明に直
接関係しないので、その説明を省略する。

第３図は、タイミングコントローラ２１の詳細
を示すブロツク図である。

第４図は、タイミングコントローラ２１の動作
を示すタイミング図である。

表示メモリ４０のメモリサイクルは、２つのタ
イムスロツト（表示タイムスロツトとCPUタイ
ムスロツト）に分けられる。

上記表示タイムスロツトにおいは、常に、表示
アドレスが表示アドレス回路３１またはパラレル
―シリアル変換回路３２から供給され、メモリサ
イクルの開始とともに、表示データを読出し、ロ
ードパルス信号によつて表示コントローラ３０内
のシフトレジスタ３２に取込む。

一方、CPUタイムスロツトにおいては、CPU
６０ａから、CPUリクエスト信号およびCPUラ
イト信号が受け付けられると、アクテイブにな
る。

CPUのクロツクとタイミングコントローラの
クロツクとは、通常は、独立の発振器を有するの
で、タイミングコントローラ２１から見ると、
CPUリクエスト信号は非同期に発生する。

タイミングコトローラ２１は、CPUリクエス
ト信号を同期化し、待ち合わせを行なう。この待
ち合わせのためにウエイト信号を返すことにより
CPUリクエストが受け付けられるまで、CPU６
０ａの実行をウエイトさせる。

CPUリクエストが受け付けられると、その
CPUタイムスロツトのメモリサイクルにおいて、
CPUライト信号の値に応じて、リードまたはラ
イトが実行される。このメモリサイクルの実行中
は、バツフアイネーブル信号がオンされるので、
CPUからのアドレスが供給される。

CPUライト信号が「０」のときに、メモリか
らのリードデータは、CPU６０ａのデータバス
へ伝えられる。一方CPUライト信号が「１」の
ときには、バスデイレクシヨン信号が「１」にな
るので、CPU６０ａのデータバスからデータが
供給される。さらに、メモリライト信号が表示メ
モリ４０に伝えられ、書込みが実行される。

色コード展開回路１０からの実行信号は、
CPU６０ａからのCPUリクエスト信号および
CPUライト信号と全く同様に、タイミングコン
トローラ２１で処理される。ただし、ウエイト信
号およびバツフアイネーブル信号は要求元が
CPU６０ａではないので禁止される。その代り、
メモリライト信号のタイミングでカウントパルス
信号、バツフアイネーブル信号のタイミングでイ
ネーブル信号が色コード展開回路１０へ返され
る。

イネーブル信号によつて、書込アドレスと色コ
ードデータとを、それぞれのバスに出力する。こ
れとともに、メモリウエイト信号によつて書込み
が実行され、書込み完了と同時にカウントパルス
信号によつて各レジスタ、各カウンタの内容を更
新する。

長さカウンタに正の値がセツトされると、実行
信号が「１」になる。ドツトパターンに対応した
前景色背景色を表示メモリ４０への色コードデー
タとする書込みが開始される。１ドツト書込み毎
に、長さカウンタはカウントダウンし、やがて
「０」になる。

長さカウンタが「０」のときは、まだ実行信号
が出ているので、もう１回書込みが実行される。
これによつて、長さカウンタは−１（FF）とな
り、実行信号が「０」となつて実行を停止する。
結果として、長さカウンタ１６にセツトした値よ
りも１つ多い回数の実行が成される。この実行は
総てタイミング発生回路TGのタイミングに基づ
き実行されるので、待ち合わせの必要はない。ま
た、隣接するCPUタイムスロツトは総て有効に
実行されるので、非常に高速で処理が完了する。

上記タイミングコントローラの実施例では、
CPUリクエスト信号と実行信号を対等にしてい
る（単にORしている）ので、色コード展開が完
了するまでは、表示メモリ４０をアクセスできな
い。

CPUリクエスト信号と実行信号との間で優先
度によつて制御するようなタイミングコントロー
ラにすれば、色コード展開実行中にもCPUアク
セスを可能にすることが容易に実現できる。

第５図は、本発明の前提となる回路の他の例を
示すブロツク図であり、第６図は、第５図に示し
た色コード展開回路の詳細を示す図である。

この例は、第１図に示す実施例から、書込みア
ドレスカウンタ１５と、長さカウンタ１６とを省
略したものである。この場合、書込みアドレスカ
ウンタ１５と長さカウンタ１６との機能は、
CPU６０ａが実行することになる。

すなわち、色コード展開における連続自動実行
は、CPU６０ａが実行し、カウンタ１５，１６
を除いた色コード展開回路１０ａでは、単純な色
コードの展開のみを実行するようにする。このよ
うにした場合、CPU６０ａの役割は少々増える
が、システム全体としての性能は、従来よりも向
上することになる。

第７図は、本発明の別の実施例を示すブロツク
図である。

この第７図に示す実施例は、第２図に示す色コ
ード展開回路１０において、パターンローテイタ
１３の代りに、パターンデータレジスタ１３ａ
と、データセレクタ１３ｂと、カウンタ１３ｃと
を設けたものである。

パターンデータレジスタ１３ａは、色コードに
展開すべきパターンデータを保持するものであ
り、データセレクタ１３ｂは、パターンデータレ
ジスタ１３ａからのパターンデータを、順次選択
するものである。カウンタ１３ｃは、データセレ
クタ１３ｂのセレクト信号として、昇順または降
順のカウントデータを出力するものである。

上記パターンデータレジスタ１３ａとデータセ
レクタ１３ｂとカウンタ１３ｃとは、色コードに
展開すべきパターンデータを保持するとともに、
パターンデータを繰返して出力するパターンデー
タ繰返し出力手段を構成する一例である。

また、コードセレクタ１４は、データセレクタ
１３ｂの出力に応じて、前景色の色コードまたは
背景色の色コードを選択するセレクタである。

第７図に示した色コード展開回路１０ｂの動作
は、第２図に示した色コード展開回路１０と、基
本的には同じである。

異なる点は、パターンデータレジスタ１３ａが
CPU６０ａからパターンデータを受けとり保持
し、そのパターンデータの上位ビツトから１ビツ
トづつ、データセレクタ１３ｂが出力し、この出
力ビツトに基づいて、前景色または背景色がコー
ドセレクタ１４で選択される点である。また、デ
ータセレクタ１３ｂは、カウンタ１３ｃの出力信
号に応じて、パターンデータレジスタ１３ａの中
から１ビツトづつ順に出力する点が、第２図の場
合と異なる。なお、色コード展開をスタートした
いパターン位置が、CPU６０ａによつてカウン
タ１３ｃに設定される。

そして、CPU６０ａから取込み保持した総て
のデータ（たとえば、８ビツトデータ）を出力し
た後に、カウンタ１３ｃがその出力を繰返すの
で、同一のパターンデータついて色コードの展開
を繰返すことができる。

この場合、パターンデータレジスタ１３ａへの
パターンデータの書込みを、１回だけ行なえばよ
いので、その書込みに要する時間を省略すること
ができる。

なお、データセレクタ１３ｂは、カウンタ１３
ｃの出力信号に応じて、パターンデータの中から
１ビツトづつ出力するので、パターンデータレジ
スタ１３ａの中間点からでも、色コードへの変換
を開始できる。

第８図は、第７図に示した例の変形例を示すブ
ロツク図である。

第８図の例は、第７図に示す例から、書込みア
ドレスカウンタ１５と、長さカウンタ１６とを省
略し、ビツト位置カウンタ１７を追加したもので
ある。この場合、書込みアドレスカウンタ１５と
長さカウンタ１６との機能は、CPU６０ａが実
行することになる。

すなわち、色コード展開における連続自動実行
は、CPU６０ａが実行し、カウンタ１５，１６
を除いた色コード展開回路１０ｃでは、単純な色
コードの展開のみを実行するようにする。このよ
うにした場合、CPU６０ａの役割は少々増える
が、システム全体としての性能は、従来よりも向
上することになる。

［発明の効果］ 本発明によれば、表示メモリへ表示データを書
込みする場合、同一パターンデータを繰り返して
色コードへ展開するときに、パターンの全体のサ
イズを自由に指定することができ、回路全体の制
御が簡単であるという効果を奏する。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロツク図
である。第２図は、上記実施例において使用され
る色コード展開回路を示すブロツク図である。第
３図は、上記実施例におけるタイミングコントロ
ーラを示す回路図である。第４図は、第３図に示
すタイミングコトローラの動作を示すタイミング
図である。第５図は、本発明他の実施例を示すブ
ロツク図である。第６図は、第５図に示す実施例
における色コード展開回路を示すブロツク図であ
る。第７図は、本発明の別の実施例を示す色コー
ド展開回路のブロツク図である。第８図は、第７
図に示す実施例の変形例を示すブロツク図であ
る。第９図は、画像データ処理装置の従来例を示
すブロツク図である。第１０図は、色コード展開
の説明図である。 １０，１０ａ，１０ｂ，１０ｃ…色コード展開
回路、１１…前景色レジスタ、１２…背景色レジ
スタ、１３…パターンローテータ、１３ａ…パタ
ーンデータレジスタ、１３ｂ…データセレクタ、
１３Ｃ…カウンタ、１４…コードセレクタ、１５
…書込みアドレスカウンタ、１６……長さカウン
タ、２１ｄ…タイミングコントローラ、３０…表
示コントローラ、６０ａ…CPU。

Claims (1)

1. 【特許請求の範囲】 １ 表示メモリへ表示データを書込み処理する画
   像データ処理装置において、 前景色の色コードを保持する前景色レジスタ
   と； 背景色の色コードを保持する背景色レジスタ
   と； 色コードに展開すべきパターンデータを保持す
   るとともに、最上位ビツトと最下位ビツトとを連
   結することによつて上記パターンデータを繰返し
   て出力するローテータと； このパターンデータ繰返し出力手段の出力内容
   に応じて、上記前景色の色コードまたは上記背景
   色の色コードを選択するコードセレクタと； 表示メモリへの書込みアドレスを保持する書込
   みアドレスカウンタと； 上記パターンデータの画面上における横方向の
   長さ情報を保持する長さカウンタと； を有することを特徴とする画像データ処理装置。 ２ 特許請求の範囲第１項において、 上記表示メモリへの書込みタイミングと、上記
   書込みアドレスカウンタのカウントタイミング
   と、上記パターンシフトレジスタのシフトタイミ
   ングと、上記長さカウンタのカウントタイミング
   とを発生するタイミングコントローラを有するこ
   とを特徴とする画像データ処理装置。