JPS6277680A - 画像デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ｉｆｆ業」；の利用分野］ 本５１明は１画像データ処理装置に係り、特に、表示メ
モリへ表示データを書込み処理する場合に、色コードへ
展開する回路に関する。

［従来の技術］ 画像メモリは、近年大官ｆＪ、化の傾向にあり、これに
よって、多色表示が可能となっている。すなわち、１表
示ドッｉについて、複数ビットの色情報表示データを対
応させる方式（ビットマツジブ３式）か採用されている
。

つまり、画面に文字を表示する場合、まず、その文字の
表示パターンがｒｌＪまたは「０」のフォントパターン
（つまり、二値のフォントパターン）として与えられる
。そして、上記ｒｌ」、「０」のそれぞれを、前景色の
色コードまたは背景色の色コードに展開し、この展開し
た色コードを表示メモリに１町込む必要がある。

第９図は、画像データ処理装置の従来例を示すブロック
図である。

タイミングコントローラ２０は１画像データ処理装置の
タイミングを全体的に制御するものである。

表示コントローラ３０は、タイミングコントローラ２０
から与えられるタイミングに基づいて、ＣＲＴ等の画面
を表示する表示信号を作成する。

つまり、表示コントローラ３０は、画面の表示位置に対
応した表示アドレスを、表示メモリ用アドレスノヘス５
１に出力して、表示メモ”　４０　ヲアクセスする。こ
のときのメモリタイミングも、タイミングコントローラ
２０から与えられる。

表示メモリ４０からの出力データは、表示メモリ用デー
タバス５３を介して１表示コントローラ３０内のパラレ
ル−シリアル変換回路３２に送られる。そして、表示コ
ントローラ３０における所定の処理によって表示信号を
作成する。

一方、ＣＰＵ６０は１画像処理プログラムメモリ６１か
らの画像処理プログラムを実行し、入出力インタフェー
ス７０からのデータに基づいて。

表示メモリ４０に書込むアドレスとデータとを準備し、
画像メモリアクセス要求をタイミングコントローラ２０
へ伝える。ここで、入出力インタフェース７０としては
、Ｒ３２３２Ｃ，モデムインタフェース、ディスクイン
タフェース、マウスインクフェース等がある。

そして、タイミングコントローラ２０は、ＣＰＵ６０か
らアクセス要求を受取ると、表示コントローラ３０の表
示アクセスと競合しないタイミングに合わせて、表示メ
モリ用アドレスバッファ５２と、表示メモリ用データバ
スバッファ５４とをイネーブルする。これと並行して、
ＣＰＵ６０に実行許可をｔえる。このようにしてＣＰＵ
６０ば１表示メモリ４０に対して許可されたタイミング
のみアクセスできる。

ＣＰＵ６０は、上記動作を以・返しながら、表示メモリ
４０へ画像イメージ（表示パターン）を書込む。

ここで１表示すべきパターンが文字情報である場合を考
える。

第１０図は、色コード展開の説明図であり１色コードに
変換すべき文字パターンの例と、その文字パターンの一
部を展開した色コードの例とを示しである。

文字コードに対応して、文学フォントは二値（１または
０のデータ）で与えられている０表示メモリ４０は、１
ドツト毎に、たとえば１６色の４ビツト情報を保持する
ビットマツプ方式を採用したメモリであるとする。そし
て、前景色（表示文字の色）の色コードをｒｌｏｌｏＪ
とし、背景色（表示文字の背景の色）の色コードを「０
１００」と仮定する。

ＣＰＵ６０は、上記文字フォントのデータを１ビツトず
つチェックしながら、第１０図に示すように、その１ビ
ツトが「１」か「０」かに対応して、前景色の色コード
または背景色の色コードを並へ、その並べられた色コー
ドを、書込みデータとして表示”メモリ４０へ送る。

ところで、従来の文字表示は、上記ビットマツプ方式と
は異なり、キャラクタジェネレータ方式のものが殆どで
ある。このキャラクタジェネレータ方式の場合、文字コ
ードおよびアトリビュートカラーコードを表示メモリに
−）込めば、文字コードから文字フォントへの展開、お
よびその文字フォントから表示色コードへの展開は、既
存のハードウェアで実行される。したがって、キャラク
タジェネレータ方式における色コードへの展開は、非常
に高速に処理できる。

［従来技術の問題点コ ところが、ビットマツプ方式において、ＣＰＵが色コー
ドに展開する場合は、処理時間を必要とするので、色コ
ード展開に時間が非常に長くかかるという問題がある。

これは、ＣＰＵ６０は１本来、バイトまたは２バイト（
ワード）の処理をすることは非常に簡単かつ高速に実行
できるのに対して、１ビツトずつチェックしながら展開
すること、つまり、１バイトのデータをパターンに応じ
たビット列に拡大しながら並へ変える展開処理は、不可
能ではないがｕ＋常に長い１５間を要する。

ビットマツプ方式のグラフィック表示が可能な画像表示
装置は、テキスト表示装置よりも明らかに高級であるに
も係らず、その表示処理に長貼間を要することは功常に
問題である。特に、同一のパターンデータを繰返して色
コードに展開する場合に、そのＤく開時間を短縮したい
という要請が強くある。

［発明の目的］ 本発明は、ｉ：、記従来技術の問題点に：ｌ’ｉ　［Ｉ
　してなされたものであり、ＣＰＵがビットハンドリン
グしなくても、パターンデータから色コードへの展開を
可能にするとともに、同一−パターンデータを繰返して
色コードに展開する場合に、その展開時間を短縮できる
画像データ処理装置を提供することを目的とするもので
ある。

［発明の概要］ 本発明は、同一のパターンデータを繰返して。

前３Ｂ１色の色コードまたは背景色の色コードに迅速に
展開するようにするために、前景色の色コードを前景色
レジスタに保持し、背景色の色コードを背景色レジスタ
に保持し、ローテイタまたはセレクタによって、上記パ
ターンデータを繰返して使用可能とし、この出力値に応
じて、上記前景色レジスタまたは背景色レジスタを選択
するものである。

［発明の実施例］ 第１図は、本発明の一実施例を示す回路を示すブロック
図である。

この例が、第９図に示す従来例と異なる主な点は１色コ
ード展開回路ｌＯを追加した点である。

上記実施例において、色コード展開をする必要が生じた
ときに、ＣＰＵ６０ａが、必要な情報を色コード展開回
路１０にセットする。これによって、タイミングコント
ローラ２１の制御のもとに１色コード展開回路１０が色
コード展開の動作を実行し、その得られた色コードが表
示メモリ４０へ書込まれる。したがって、従来のように
ＣＰＵ６０が色コード展開する場合よりも、その処理速
度が迅速になる。

なお、第９図に示した従来例において使用した部品と同
一の部品については、同一符号を伺してその説明を省略
する。

第２図は、上記実施例において使用する色コード展開回
路を示す詳細ブロック図である。

前景色レジスタ１１は、前景色の色コードを保持するレ
ジスタであり、背景色レジスタ１２は。

背景色の色コードを保持するレジスタである。

また、パターンローテイタ１３は、色コードに展開すべ
きパターンデータを保持するとともに。

上記パターンデータをローティトするレジスタである。

そして、パターンローテイタ１３は、最上位ビットと最
下位ビットとが連結しデータがローティトするようにな
っている。したがって、パターンローテイタ１３は、色
コードに展開すべきパターンデータを保持するとともに
、パターンデータを繰返して出力するパターンデータ繰
返し出力手段を構成する一例である。

ロー１セレクタ１４は、シフトレノスタ１３の上（９・
ヒツトの内容に応じで、上記前景色の色コードまたは上
記背景色の色コードを選択出力するものである。また１
、！：込みアドレスカウンタ］５は、表小ノモリ４０へ
の４９込アドレスを保持するレジスタであり、長さカウ
ンタ１６は１色コードにＤく開すべきパターンデータの
長さ情報であって、画面の横方向の長さ情報を保持する
カウンタである。

ン１．．　Ｈ（，１−記実施例の便、ち竹について説明
する。

コず、ＣＰＵ６０ａは、展開すべき前景色の色コードお
よび背？色の色コードが与えられると、＋ｉｉ＋　Ｊｕ
１色の色コードを前足色レジスタ１１にヤ−７１し、：
′ｒ景色の色コードを背景色レジスタ１２にセ・シト１
−る。

次に、上記パターンデータをパターンローライタ１３に
セットする。さらに、ＣＰＵ６０ａは、表示メモリ４０
に書込むべきアドレスを算出した後、このアドレス値を
書込みアドレスカウンタ１５にセットする。そして、Ｃ
ＰＵ６０ａは、展開すべき横方向のパターンデータを得
、この横方向の長さ情報を、長さカウンタ１６にセット
する。

）、記長さカウンタ１６は、リセー／ト信号によって毛
のネ刀期仙をオール１（−１）に、没定される。

長さカウンタ１６がマイナスである間は、実行（１）号
がタイミングコントローラ２１にｔえられないので１色
ローＦ’　ｆｌｉ（開の動作は停止したままでいる。

ここで、第１０図のパターンに示しである８　Ｘ　８　
ト−／　）のパターンについて、色コード展開する場合
について説明する。

ＣＰＵ６０ａは、展開すべきパターンデータの数から１
を差し引いたイｆＩ（ドツト数−１の伯）を、長さカウ
ンタ１６にセットする。第１０図に示す場合は、横力向
８ドツトであるので、長さカウンタ１６には、「７」を
セットする。その後。

実行信号がタイミングコントローラ２１ニη−エラれて
、動作が開始する。

その後、タイミングコントローラ２１は、表示メ士り４
０をアクセスできるタイミングに合わせて、イオーブル
イ１〕号を送る。これによって、書込みアドレスカウン
タ１５の伯が１表示メモリ用アドレスへス５１へ出力さ
れる。

これと並行して、パターンデータィタ１３の十位し一７
トの値に応じて、前景色レジスタ１１または背景色レジ
スタ１２の値が、コードセレクタ１４によって選択され
る。

つまり、上記例においては、ローライタ１３の上付ビッ
トがｒｌＪの場合は、前景色が対応するとし、このとき
に、前足色レジスタ１２に保持されている背景色の色ロ
ーＦｒ１Ｏ１０Ｊがロードセレクタ１４から出力される
。また、ローライタ１３の十位ビットが「０」の場合は
、背景色が対ＴＪＪするとし、このときに、背景色レジ
スタＩ２に保１〜されている背景色の色コードｒ０１０
０Ｊがロー］・セレクタ１４から出力される。

上記のようにして選択された各色コードのデータは、表
示メモリ用データへス５３に出力される。そして、タイ
ミングコン）・ローラ２１が、表示メモリ４０にタイミ
ングパルスを供給し、上記選択されたデータが表示メモ
リ４０に書込まれる。

この後に、タイミングコントローラ２１は、カウントパ
ルスを出力し、書込みアドレスカウンタ１５のカウント
と、長さカウンタ１６のデクリメントとを行ない、パタ
ーンローライタ１３の左ローティトを行なう。

パターンローライタ１３に保持された１ビット分のデー
タ毎に、上記動作を繰返し実行し、長さカウンタ１６の
値が「−１」になったときに、長さカウンタ１６から実
行信号が出力されなくなる。これによって、上記色コー
ド展開の動作が停止する。

ＣＰＵ６０ａは、長さカウンタ１６のイ１αを読むか、
または１実行仏号によって生じる割込信号を知るか等の
手段を通じて、上記色コード展開動作の実行が停止され
たことを認識する。これによって、次に展開すべきパタ
ーンデータと１表示メモリ４０に書込むへきアドレスと
１色コードに変換す−き画面上の横力向の長さデータと
を、各カウンタ等にセットする。そして、上記データに
基づいて、表示メモリ４０に１列分のデータを書込み、
これらの動作を、必要な列分だけ繰返しで、１文字分の
書込みを完了する。

１記実旅例は、８×８ドツトのパターンについ１色コー
ド展開する場合について説明したが、３２　Ｘ　３２　
Ｆ’　−／　）等、任意の大きさのパターンについて色
コード展開することも可能であり、横方向のドツト数が
多いパターンについて色コード展開する程、展開時間の
効率がよい。

ところで、ＣＰＵ６０ａから送られたパターンデータ（
たとえば１６ビツトのデータ）がパター′・ローテイタ
１３に保持された後に、ビット１５（最上位ビット）の
データがコードセレクク１４に、送られ、そのデータが
色コードに変換されると、パターンローテイタ１３が１
つローティトするつこの場合、ローティトする直前のピ
ント１５のデータは、ビットＯに移る。

ｔｔ、て、パターンローテイタ１３における２つ目のデ
ータが色ロー１−に′４Ａ模されると、＋１）び、パタ
ーンローテイタ】；３が１つローティトされ、その直前
のビット１５のデータかピントＯに移る。

この動伯を紅・返し、１６ヒンｈ分のデータが色コード
に変換されると、パターンローテイタ１３には、」−記
１６ビントのデータと回しデータがセ。

トされている。

ここで、パターンローテイタ１３に既にセットしたパタ
ーンデータど異なるデータをセー７トするには、再度、
ＣＰＵ６０ａからパターンデータをＣ；込み保持すれば
よい。

もし、同じパターンデータを再び　色コードに展開する
ならば、そのパターンデータがパターンローテイタ１３
にセラ）されているので、ＣＰＵ６０ａによって、パタ
ーンデータを再セットする必要がない。

したがって１回じパターンデータを複数回使用して１色
コードに展開する場合は、ＣＰＵ６０ａによって、パタ
ーンデータをその都度セー、トすることが必要でなくな
る、このために、同じパターンデータを繰り返し、色コ
ードに展開する場合。

そのＪｊＧ開動作が迅速になる。

以上の説明においては、書込みアドレスカウンタ】５の
値と、表示メモリ４０における１ドツト分のメモリアド
レスとが、１対１に対応する場合について説明した。と
ころで、表示メモリ４０の１つのアドレスに、複数ドツ
トの情報を保持する場合もあり、この場合についても、
本発明を応用することができる。ただし、この場合は、
タイミングコントローラ２１に、所定の機能を追加する
ことが必要になる。しかし、これは、本発明に直接関係
しないので、その説明を省略する。

ｆＩＳ３図は、タイミングコントローラ２１の詳細を示
すブロー、り図である。

第４図は、タイミングコントローラ２１の動作を示すタ
イミング図である。

表示メモリ４０のメモリサイクルは、２つのタイムスロ
ット（表示タイムスロットとＣＰＵタイムスロー７１）
に分けられる。

上記表示タイムスロットにおいては、常に、表示アドレ
スが表示アドレス回路３１またはパラレル−シリアル変
換回路３２から供給され、メモリサイクルの開始ととも
に５表示データを読出し。

０−　Ｆ　Ａルス信りによって表示コントローラ３０内
のシフトレジスタ３２に取込む。

一方、ＣＰＵタイムスロットにおいては。

ＣＰＵ６０ａから、Ｃ，、Ｐ　Ｕリクエスト信号および
ＣＰＵライト伯すが受は付けられると、アクティブにな
る。

ＣＰＵのクロックとタイミングコントローラのクロック
とは１通常は、独立の発振器を右するので、タイミング
コントローラ２１から見ると。

ＣＰＵリクエスト信号は非同期に発生する。

タイミングコトローラ２１は、ＣＰＵリクエスト信号を
同期化し、待ち合わセを行なう。この待ち合わせのため
にウェイト信号を返すことによりＣＰＵリクエストが受
は付けられるまで、ＣＰＵ６０ａの実行をウェイトさせ
る。

ＣＰＵリクエストが受は付けられると、そのＣＰＵタイ
ムスロットのメモリサイクルにおいて、ＣＰＵライト信
号のイ直に応じて、リードまたはライトが実行される。

このメモリサイクルの実行中は、／へラフアイネーブル
信号がオンされるので、ＣＰＵからのアドレスが供給さ
れる。

ＣＰＵライト信号が「０」のときに、メモリからのリー
ドデータは、ＣＰＵ６０ａのデータバスへ伝えられる。

一方ＣＰＵライト信号が「１」のときには、パスディレ
クション信号が「１」になるので、ＣＰＵ６０ａのデー
タバスからデータが供給される。さらに、メモリライト
信号が表示メモリ４０に伝えられ、書込みが実行される
。

色コード展開回路１０からの実行信号は、ＣＰＵ６０ａ
からのＣＰＵリクエスト信号およびＣＰＵライト信号と
全く同様に、タイミングコントローラ２１で処理される
。ただし、ウェイト信号および八ツファイネーブル信号
は要求元がＣＰＵ６０ａではないので禁止される。その
代り、メモリライト信号のタイミングでカウントパルス
信号、バッファイネーブル信号のタイミングでイネーブ
ル信号が色コード展開回路ｌＯへ返される。

イネープルイ１）号によって１．Ｉ：込アドレスと色コ
ードデータとを、それぞれのバスに出力する。これとと
もに、メモリウェイト信号によって、！；込みが実行さ
れ、＋’＋込み完了と同時にカウントパルス信号によっ
て各レジスタ、各カウンタの内容を更新する。

長さカウンタに正のイ〆１がセットされると、実行信号
が「１」になる、ドツトパターンに対応した前Ｚ；色背
以色を表示メモリ４０への色コードデータとする古込み
が開始される。１ドツト４込み（ｊｊに、長さカウンタ
はカウントダウンし、やがて「０」になる。

長さカウンタが「０」のときは１、まだ実行信号が出て
いるので、もう１回書込みが実行される。これによって
、長さカウンタは−１（ＦＦ）となり、実行信号がｒＱ
Ｊとなって実行を停止する。結果として、長さカウンタ
１６にセットした値よりも１つ多い回数の実行が成され
る。この実行は総てタイミング発生回路ＴＧのタイミン
グに基づき実行されるので、待ち合わせの必要はない、
また、隣接するＣＰＵタイムスロットは総て有効に実行
されるので、非常に高速で処理が完了する。

上記タイミングコントローラの実施例では、ＣＰＵリク
エスト信号と実行信号を対等にしている（単にＯＲして
いる）ので、色コード展開が完了するまでは、表示メモ
リ４０をアクセスできない。

ＣＰＵリクエスト信号と実行信号との間で優先度によっ
て制御するようなタイミングコントローラにすれば、色
コード展開実行中にもＣＰＵアクセスを可能にすること
が容易に実現できる。

第５図は、本発明の前提となる回路の他の例を示すブロ
ック図であり、第６図は、第５図に示した色コード展開
回路の詳細を示す図である。

この例は、第１図に示す実施例から、書込みアドレスカ
ウンタ１５と、長さカウンタ１６とを省略したものであ
る。この場合、書込みアドレスカウンタ１５と長さカウ
ンタ１６との機能は、ＣＰＵ６０ａが実行することにな
る。

すなわち５色コード展開における連続自動実行は、ＣＰ
Ｕ６０ａが実行し、カウンタ１５．１６を除いた色コー
ド展開回路１０ａでは、単純な色コードの展開のみを実
行するようにする。このようにした場合、ＣＰＵ６０ａ
の役割は少々増えるが、システム全体としての性能は、
従来よりも向上することになる。

第７図は１本発明の別の実施例を示すブロック図である
。

この第７図に示す実施例は、第２図に示す色コード１工
（開回路１０において、パターンデータイタ１３の代り
に、パターンデータレジスタ１３ａと、データセレクタ
１３ｂと、カウンタ１３ｃとを設けたものである。

パターンデータレジスタ１３ａは、色コードに展開すべ
きパターンデータを保持するものであり、データセレク
タ１３ｂは、パターンデータレジスタ１３ａからのパタ
ーンデータを、順次選択するものである。カウンタ１３
ｃは、データセレフタ１３ｂのセレクト信号として、昇
順または静順のカウントデータを出力するものである。

上記パターンデータレジスタ１３ａとデータセレクタ１
３ｂとカウンタ１３ｃとは、色コードにＩＪ（開すべき
パターンデータを保持するとともに、パターンデータを
繰返して出力するパターンデータ繰返し出力手段を構成
する一例である。

また、フードセレクタ１４は、データセレクタ１３ｂの
出力に応じて、前景色の色コードまたは背士；色の色コ
ードを選択するヤレクタである。

第７図に示した色コード展開回路１０ｂの動作は、第２
図に示した色コード展開回路ｌＯと、基本的には同じで
ある。

異なる点は、パターンデータレジスタ１３ａがＣＰＵ６
０ａからパターンデータを受けとり保持し、そのパター
ンデータの上位ビットから１ビツトづつ、データセレク
タ１３ｂが出力し、この出力ビツトに基づいて、前景色
または背景色がコードセレクタ１４で選択される点であ
る。また、データセレクタ１３ｂは、カウンタ１３ｃの
出力信号に応じて、パターンデータレジスタ１３ａの中
から１ビツトづつ順に出力する点が、第２図の場合と異
なる。なお、色コード展開をスタートしたいパターン位
置が、ＣＰＵ６０ａによってカウンタ１３ｃに設定され
る。

そして、ＣＰＵ６０ａから取込み保持した総てのデータ
（たとえば、８ビツトデータ）を出力魯した後に、カウ
ンタ１３ｃがその出力を繰返すので、同一のパターンデ
ータについて色コードへの展開を繰返すことができる。

この場合、パターンデータレジスタ１３ａへのパターン
データの書込みを、１回だけ行なえばよいので、その書
込みに要する時間を省略することができる。

なお、データセレクタ１３ｂは、カラン゛り１３Ｃの出
力信号に応じて、パターンデータの中から１ビツトづつ
出力するので、パターンデータレジスタ１３ａの中間点
からでも、色コードへの変換を開始できる。

第８図は、第７図に示した例の変形例を示すブロック図
である。

第８図の例は、第７図に示す例から、古込みアドレスカ
ウンタ１５と、長さカウンタ１６とを省略し、ビット位
ｔカウンタ１７を追加したものである。この場合、書込
みアドレスカウンタ１５と長さカウンタ１６との機能は
、ＣＰＵ６０ａが実行することになる。

すなわち１色コード展開における連続自動実行は、ＣＰ
Ｕ６０ａが実行し、カウンタ１５．１６を除いた色コー
ド展開回路１０ｃでは、単純な色コードの展開のみを実
行するようにする。このようにした場合、ＣＰＵ６０ａ
の役割は少々増えるが、システム全体としての性能は、
従来よりも向上することになる。

［発明の効果］ 本発明によれば、ＣＰＵがビットハンドリングしなくて
も、パターンデータから色コードへの展開を可能にする
とともに、同一パターンデータを繰返して色コードに展
開する場合に、その展開時間を短縮できるという効果を
有する。

【図面の簡単な説明】

第１図は１本発明の一実施例を示すブロック図である。 第２図は、上記実施例において使用される色コード展開
回路を示すブロック図である。 第３図は、上記実施例におけるタイミングコントローラ
を示す回路図である。 第４図は、第３図に示すタイミングコトローラの動作を
示すタイミング図である。 第５図は１本発明他の実施例を示すブロック図である。 第６図は、第５図に示す実施例における色コード展開回
路を示すブロック図である。 第７図は、本発明の別の実施例を示す色コード展開回路
のブロック図である。 第８図は、第７図に示す実施例の変形例を示すブロック
図である。 ツク図↑ある。 第９［ｉ４は、画像データ処理装置の従来例を示すブロ
ック図である。 第１０図は、色コード展開の説明図であるつ１０、ｌｏ
ａ、１０ｂ、１０ｃ ・・・色コード展開回路。 １１・・・前景色レジスタ、 １２・・・背景色レジスタ、 １３・・・パターンローテータ、 １３ａ・・・パターンデータレジスタ、１３ｂ・・・デ
ータセレクタ、 １３ｃ・・・カウンタ、 １４・・・コードセレクタ、 １５・・・書込みアドレスカウンタ。 １６・・・長さカウンタ、 ２１ｄ・・・タイミングコントローラ、３０・・・表示
コントローラ、 ６０　ａ　−・−ＣＰ　Ｕ　。 第３図 第４図 第６図

Claims (5)

【特許請求の範囲】
1. （１）前景色の色コードを保持する前景色レジスタと； 背景色の色コードを保持する背景色レジスタと； 色コードに展開すべきパターンデータを保持するととも
   に、前記パターンデータを繰返して出力するパターンデ
   ータ繰返し出力手段と； このパターンデータ繰返し出力手段の出力内容に応じて
   、前記前景色の色コードまたは前記背景色の色コードを
   選択するコードセレクタと；を有することを特徴とする
   画像データ処理装置。
2. （２）特許請求の範囲第１項において、 前記パターンデータ繰返し出力手段は、最上位ビットと
   最下位ビットとを連結したローテータであることを特徴
   とする画像データ処理装置。
3. （３）特許請求の範囲第１項において、 前記パターンデータ繰返し出力手段は、前記パターンデ
   ータを保持するパターンデータレジスタと、前記パター
   ンデータを順次選択するデータセレクタと、このデータ
   セレクタにセレクト位置情報を供給するカウンタとで構
   成されていることを特徴とする画像データ処理装置。
4. （４）特許請求の範囲第２項において、 表示メモリへの書込みアドレスを保持する書込みアドレ
   スカウンタと、前記パターンデータの画面上における横
   方向の長さ情報を保持する長さカウンタとを有すること
   を特徴とする画像データ処理装置。
5. （５）特許請求の範囲第４項において、 前記表示メモリへの書込みタイミングと、前記書込みア
   トレスカウンタのカウントタイミングと、前記パターン
   シフトレジスタのシフトタイミングと、前記長さカウン
   タのカウントタイミングとを発生するタイミングコント
   ローラを有することを特徴とする画像データ処理装置。