JPH0239272A - 機能表現システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、ハードウェアの設計において、機能ブロック
図または機能記述文を論理回路図に変換する際に用いら
れる機能表現システムに関する。

（従来の技術） 近年、ハードウェアの設計において、機能ブロック図ま
たは機能記述文を論理回路図に変換するツールが開発さ
れている。

ところでハードウェアにおける信号線（結線）には、正
（＋）極性と負（−）極性とがある。

一般に機能レベルで記述されている信号線は＋極性であ
るが、論理レベルでは十−両極性の信号線が入り混って
いる。このため機能レベルから論理レベルに変換する場
合には、信号線の十−極性を考慮する必要がある。

現在開発されている変換および合成のツールでは、■十
極性を基準として信号線を設定する、■設計者が全ての
信号線の極性を決定する、のいずれかの方式を採用して
いる。

例えば信号線には中極性しか現われないように論理回路
を構成する。

または設計者が対話処理を行う際に、機能レベルを論理
レベルに変換した場合の構成を考え、信号線の極性を１
本ごとに決定する。

（発明が解決しようとする課題） しかしながら論理回路図上で全ての信号線を＋極性にす
ると、回路を実際に組む際にインバータ等の素子数が多
くなり、信号の通過素子数（段数）も多くなるので、設
計に非常に手間がかかるという問題があった。

本発明はこのような事情によりなされたもので、機能ブ
ロック図を論理回路図に変換する作業を効率よく進める
ことができる機能表現システムの提供を目的としている
。

［発明の構成］ （課題を解決するための手段） 本発明の機能表現システムはこの目的を実現するべく、
機能ブロックに関するデータを格納する機能ブロックデ
ータ格納手段と、前記機能ブロックを論理回路に変換し
た場合における入出力信号および制御信号の極性パター
ンを示すデータを格納する極性データ格納手段と、前記
信号線の仮の極性を設定する信号線低極性設定手段と、
前記板の極性を設定した場合に矛盾が生じる機能ブロッ
クを前記極性パターンに基づいて検出する極性検証手段
とを備えている。

（作　用） 本発明の機能表現システムは、信号線の極性を仮に設定
し、その場合に矛盾が生じる機能ブロックを自動的に検
出する機能を有しているので、各信号線の極性を効率良
く決定することができる。

（実施例） 以下、本発明の実施例の詳細を図面に基づいて説明する
。

第１図は本発明の一実施例の構成を示す図である。

同図において、１は信号線の極性を自動的に決定する極
性決定部、２は極性決定部１において信号線の極性が矛
盾または不定になった場合にユーザのキー操作で極性を
指定するユーザ極性指定部、３は信号線をユーザ極性指
定部２において指定された極性に合わせる極性調整部で
ある。

また４は機能図についてのデータ（第２図に示す）を格
納する機能図データ格納部、５は信号線についてのデー
タ（第３図に示す）を格納する信号線データ格納部、６
は機能図を論理変換した場合に人出力信号がとりうる極
性パターン（第４図に示す）を格納する極性データ格納
部、７は極性決定部１、ユーザ極性指定部２および極性
調整部３において決定された信号線の極性を格納する決
定極性データ格納部である。

そして第５図は、本実施例システムにより機能ブロック
図を論理回路図に変換するプロセスを示す図である。

なおここでは、セレクタに対応する機能ブロック図を論
理回路図に変換する場合を例としている。

同図において、（ａ）は３人力３制御１出力のセレクタ
の機能ブロック図、（ｂ）は同セレクタの論理回路図で
ある。そして（Ｃ）は機能図および論理回路図における
各信号線の極性である。

ここでは前後の関係を考慮せずに、機能ブロック図の各
信号線の極性を決定しているので、入出力の信号線は全
て中極性になっている。

次に前後の関係を考慮して前記機能ブロック図を論理変
換した例を第６図に示す。

同図において（ａ）は２人力２制？＠１出力のセレクタ
を３つ用いた機能図の一例を示す図、（ｂ）は機能図レ
ベルの信号線を中極性だけと考えた場合に得られる論理
回路図、（Ｃ）は機能図レベルの信号線が＋−の両極性
をとると考えた場合に得られる論理回路図、（ｄ）は各
信号線の極性をまとめたものである。

ここで（ｂ）と（Ｃ）とを比較すると、通過素子数（段
数）、使用素子数ともに（ｃ）の方が少いので、機能図
レベルで信号線の極性を考慮して論理変換を行う必要か
あることが分る。

第７図は前記極性決定部１における処理を示す図である
。

まず信号線の極性を仮決めしくステップ８０１）機能ブ
ロック図上で仮決めした信号線の極性に矛盾があるか否
かを調べる（ステップ８０２）。

矛盾がなかった信号線の成極性を、その信号線の極性と
しくステップ８０３）、この極性に基づいて機能ブロッ
ク図の極性パターンを絞る（ステツブ８０４）。

そして矛盾が発生した機能ブロックおよび信号線を表示
しくステップ８０５）、ユーザに機能ブロックの極性パ
ターンを決めさせ（ステップ８０６）、同機能ブロック
に接続されている信号線の極性を調整する（ステップ８
０７）。

第８図は信号線の極性を仮決めするプロセスの一例を示
す図である。

まず極性が決っていない信号線の１つ（以下信号線Ａと
する）を取り出す（ステップ９０１）。

信号線Ａを十極性と仮定した場合、矛盾が生じる機能ブ
ロックの数Ｍ１を求める（ステップ９０２）。

続いて信号線Ａを一極性と仮定した場合、矛盾か生じる
機能ブロックの数Ｍ２を求める（ステ・ノブ９０３）。

これらより信号線Ａに対して、次の４つの検証結果が得
られる。

■信号線Ａの極性を決めることができない（十−両極性
で矛盾が発生しない：ステ・ンプ９０４）。

■信号線Ａの極性を十極性に仮決めする（−極性で矛盾
が発生したためニステップ９０５）。

■信号線Ａの極性を一極性に仮決めする（＋極性で矛盾
が発生したためニステップ９０６）。

■信号線Ａを十−極性のどちらにも決められない（十−
極性のどちらにも矛盾が発生したためニステップ９０７
）。

そして全ての信号線の極性が決定した段階で、前記プロ
セスを終了する（ステップ９０８）。

第９図は仮決めした極性に矛盾があるか否かを調べる方
法を示す図である。

まず機能ブロックの１つ（以下機能ブロックにと称する
）を取り出す（ステップ１００１）。

次に機能ブロックＫにつながる信号線の中に、Ｋの極性
パターンと一致するものがあるか否かを調べる（ステッ
プ１００２）。

機能ブロックに１およびそれに接続されている信号線の
情報を残す（ステップ１００３）。

本実施例システムの動作を包括的に説明する。

まず信号線データ格納部５から極性が決っていない信号
線Ａを取り出す（但し全信号線の極性が決定していれば
処理を終了する）。

信号線Ａを十極性あるいは一極性と仮定した場合には、
接続されている機能ブロックに対応して極性データ格納
部６に格納されている極性データに矛盾（極性パターン
に存在しない極性を仮定した）が発生する数Ｍｌ　（＋
極性）、Ｍ２（−極性）を求める。

Ｍｌ、Ｍ２の値に応じ、信号線Ａに対して次のいずれか
の検証結果が得られる。

０Ｍ１−０、Ｍ２−０のときは、信号線Ａの成極性は不
定である。

■Ｍ１−０、Ｍ２≠０のときは、信号線Ａの成極性は十
極性である。

０Ｍ１≠０、Ｍ２−０のときは、信号線Ａの成極性は一
極性である。

０Ｍ１≠０、Ｍ２≠０のときは、信号線Ａの成極性は一
極性である。

ここで決定した成極性を信号線データ格納部５に格納し
、信号線を−通り検索するまで以上の手順を繰り返す。

仮決めができれば、仮決めした信号線に矛盾があるか否
かを調べる。すなわち仮決めした機能ブロックにの極性
パターンを極性データ格納部６から１つ取り出し、機能
ブロックＫに接続されている信号線の成極性および極性
と照合する。

そして一致するような極性パターンが存在すれば、次の
機能ブロックを取り出す。一致する極性パターンが無け
れば、その機能ブロックにと接続されている信号線の情
報を残す。

機能ブロックを−通り検索するまで、以上の処理を繰り
返す。

矛盾が起きずに成極性を十極性、−極性のいずれかに決
定することができた場合には、その極性を信号線の成極
性とする。

そして決定した信号線の極性により機能ブロックの極性
パターンを絞り込む（信号線の極性と一致しない極性パ
ターンを削除する）。仮決めができる信号線が１つも無
かった場合、矛盾が発生した機能ブロックの信号線の情
報を表示する。

この場合にはユーザに機能ブロックの極性パターンを決
めさせ、これにより機能ブロックに接続されている信号
線の極性を調整し、信号線データ格納部５に格納する。

以上のプロセスを、信号線の極性が全て決まるまで繰り
返す。

このように本実施例のシステムは、信号線の極性を自動
的に決定し、信号線の極性を自動的に決められなくなっ
た段階で設計者に問い合わせるので、設計者が全ての信
号線の極性を決定する必要がない。

［発明の効果］ 以上説明したように本発明のシステムによれば、論理回
路の使用素子（インバータ）の数が少なくなり、また論
理回路において信号の通過素子数（段数）が少くなり、
結果として設計を効率良くすすめることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示す図、第２図は機
能図データの一例を示す図、第３図は信号線データの一
例を示す図、第４図は極性データの一例を示す図、第５
図は機能ブロック図を論理回路図に変換するプロセスを
示す図、第６図は前後の関係を考慮して機能ブロック図
を論理回路図に変換した例を示す図、第７図は極性決定
部における処理を示す図、第８図は信号線の極性を仮決
めするプロセスの一例を示す図、第９図は仮決めした極
性に矛盾があるか否かを調べるプロセスを示す図である
。 １・・・極性決定部、２・・・ユーザ極性指定部、３・
・・極性調整部、４・・・機能図データ格納部、５・・
・信号線データ格納部、６・・・極性データ格納部、７
・・・決定極性データ格納部。 出願人　　　　　　株式会社　東芝 代理人　弁理士　　須　山　佐　− 鶴１区 第３図 第２図 ＠４図 エ Ｉ２１３ （。）挽能図 （ｂ）論理（回路）図 党 ５図 鵬７図 第 ６図 第８図 手　　続　　補　　正　　書　（自発）平成１年４月６
日 特願昭６３−１９１５５５号 発明の名称 機能表現システム 補正をする者 事件との関係・特許出願人 株式会社　東芝 代　　理　　人　　　　　〒　１０１ 東京都千代田区神田多町２丁目１番地 （１）明細書の「発明の詳細な説明」の欄６、補正の内
容 （１）明細書第９頁第１８行の「−極性」を「矛盾」と
訂正する。

Claims (1)

【特許請求の範囲】
1. （１）機能ブロックに関するデータを格納する機能ブロ
   ックデータ格納手段と、前記機能ブロックを論理回路に
   変換した場合における入出力信号および制御信号の極性
   パターンを示すデータを格納する極性データ格納手段と
   、前記信号線の仮の極性を設定する信号線仮極性設定手
   段と、前記仮の極性を設定した場合に矛盾が生じる機能
   ブロックを前記極性パターンに基づいて検出する極性検
   証手段とを備えてなることを特徴とする機能表現システ
   ム。