JPH024016A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH024016A JPH024016A JP15187888A JP15187888A JPH024016A JP H024016 A JPH024016 A JP H024016A JP 15187888 A JP15187888 A JP 15187888A JP 15187888 A JP15187888 A JP 15187888A JP H024016 A JPH024016 A JP H024016A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- cells
- reference voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段
作用
実施例
本発明の第一実施例 （第１．２図）
発明の効果
〔概要〕
半導体集積回路に関し、
セルの使用率によって定電圧発生回路の抵抗値を変える
ことにより、基準電圧Ｖｌ１１の電圧レベルのずれをな
くし、性能の低下を防止することのできる半導体集積回
路を提供することを目的とし、論理演算を行うセルが多
数配置され、これらのセルに該セルの作動に必要な基準
電圧を供給する定電圧発生回路を有する半導体集積回路
において、前記定電圧発生回路の定電流が流れる部分に
、複数の抵抗素子を設け、該半導体集積回路のセルの使
用率に応じて該複数の抵抗素子のうち１つを選択して配
線パターンを変えて抵抗値を選択できるように構成する
。
ことにより、基準電圧Ｖｌ１１の電圧レベルのずれをな
くし、性能の低下を防止することのできる半導体集積回
路を提供することを目的とし、論理演算を行うセルが多
数配置され、これらのセルに該セルの作動に必要な基準
電圧を供給する定電圧発生回路を有する半導体集積回路
において、前記定電圧発生回路の定電流が流れる部分に
、複数の抵抗素子を設け、該半導体集積回路のセルの使
用率に応じて該複数の抵抗素子のうち１つを選択して配
線パターンを変えて抵抗値を選択できるように構成する
。
本発明は、半導体集積回路に係り１．詳しくは、。
大規模なＥＣＬゲートアレイ等に適用される半導体集積
回路に関する。
回路に関する。
近年、システムの集積化、ワンチップ化に伴い大規模な
ゲート数を持つゲートアレイが要求されている。例えば
、ＥＣＬゲートアレイもその１つであり、ＥＣＬゲート
アレイは高速性能を要求する大型計算機の論理ＬＳＬと
して重視されており、デバイス構造の微細化などウェハ
ープロセス技術の進展とともに、さらに高速化、高集積
化されていく傾向にある。
ゲート数を持つゲートアレイが要求されている。例えば
、ＥＣＬゲートアレイもその１つであり、ＥＣＬゲート
アレイは高速性能を要求する大型計算機の論理ＬＳＬと
して重視されており、デバイス構造の微細化などウェハ
ープロセス技術の進展とともに、さらに高速化、高集積
化されていく傾向にある。
このため、Ｅ ＣＬゲートアレイにおいても大規模のも
のが開発されているが、大規模なＥＣＬゲートアレイで
はゲートの使用率によって必要な基準電圧を供給する定
電圧発生回路を流れる電源電流が変動するため、これに
よりＥＣＬの差動入力に対する基準電圧（スレシホール
ド電圧）のレベルがずれてしまうという問題点があり、
これを調節する必要がある。
のが開発されているが、大規模なＥＣＬゲートアレイで
はゲートの使用率によって必要な基準電圧を供給する定
電圧発生回路を流れる電源電流が変動するため、これに
よりＥＣＬの差動入力に対する基準電圧（スレシホール
ド電圧）のレベルがずれてしまうという問題点があり、
これを調節する必要がある。
ＥＣＬ回路は差動入力の一方に基準電圧（−船釣なＶｒ
ｅｆのことであり、以下、ＶＩＩＢで表す）を加え、他
方の差動入力に基準電圧より高いか、あるいは低い電圧
を加えることにより、トランジスタを非飽和領域でＯＮ
、ＯＦＦに切り替えるものである。
ｅｆのことであり、以下、ＶＩＩＢで表す）を加え、他
方の差動入力に基準電圧より高いか、あるいは低い電圧
を加えることにより、トランジスタを非飽和領域でＯＮ
、ＯＦＦに切り替えるものである。
そのため、定電圧発生回路にあっては通常の電源電圧（
ＶＥＥ、ＧＮＤ）とは別の上記基準電圧Ｖ、ｌｌを生成
する必要がある。
ＶＥＥ、ＧＮＤ）とは別の上記基準電圧Ｖ、ｌｌを生成
する必要がある。
従来の大規模ＥＣＬゲートアレイにおいては、設計時に
予めチップを流れる電源電流を予想し、予想した電源電
流から電源ドロップを算出するとともに、基準電圧ＶＲ
ＩＩのレベルを作る定電圧発生回路を設計する際には、
算出した電源ドロップを見込んで設計を行っている。
予めチップを流れる電源電流を予想し、予想した電源電
流から電源ドロップを算出するとともに、基準電圧ＶＲ
ＩＩのレベルを作る定電圧発生回路を設計する際には、
算出した電源ドロップを見込んで設計を行っている。
しかしながら、このような半導体集積回路にあっては、
設計時に、チップを流れる電源電流を予想して電源回路
を設計しているが、実際上、セルの使用率によって電源
電流が大きく変わるので、基準電圧ＶＢＢの規格に対す
る余裕が少なくなる。
設計時に、チップを流れる電源電流を予想して電源回路
を設計しているが、実際上、セルの使用率によって電源
電流が大きく変わるので、基準電圧ＶＢＢの規格に対す
る余裕が少なくなる。
すなわち、第１図はＥＣＬゲートアレイの回路図を示し
ており、この回路において基準電圧■。
ており、この回路において基準電圧■。
は
ＶＢＢ＝ （ＩＰＲｌｌ ＋ＩＩＩＲＢ ＋ＶａＥ（ｔ
Ｒ＋＋ ）であられされる。
Ｒ＋＋ ）であられされる。
このような回路において、ゲートの使用率が変化すると
電流！、が大きく変化する。このようにＩ、が変化する
と上式に示した関係から基準電圧ＶＩ１８も変化してし
まい、当初見込んでいた基準電圧Ｖｌ１ｍの規格に対す
る余裕より小さくなってしまう。
電流！、が大きく変化する。このようにＩ、が変化する
と上式に示した関係から基準電圧ＶＩ１８も変化してし
まい、当初見込んでいた基準電圧Ｖｌ１ｍの規格に対す
る余裕より小さくなってしまう。
その結果、少しの製造のばらつきで基準電圧■■の電圧
レベルが規格から外れてしまい、性能が低下するという
問題点があった。
レベルが規格から外れてしまい、性能が低下するという
問題点があった。
そこで、本発明は、セルの使用率によって電源回路の抵
抗値ＲＩｌを変えることにより、基準電圧■。の電源レ
ベルのずれをなくし、性能の低下を防止することのでき
る半導体集積回路を提供することを目的としている。
抗値ＲＩｌを変えることにより、基準電圧■。の電源レ
ベルのずれをなくし、性能の低下を防止することのでき
る半導体集積回路を提供することを目的としている。
（課題を解決するための手段〕
本発明による半導体集積回路は上記目的達成のため、論
理演算を行うセルが多数配置され、これらのセルに該セ
ルの作動に必要な基準電圧を供給する定電圧発生回路を
有する半導体集積回路において、前記定電圧発生回路の
定電流が流れる部分に、複数の抵抗素子を設け、該半導
体集積回路のセルの使用率に応じて該複数の抵抗素子の
うちｌつを選択して配線パターンを変えて抵抗値を選択
できるようにしている。
理演算を行うセルが多数配置され、これらのセルに該セ
ルの作動に必要な基準電圧を供給する定電圧発生回路を
有する半導体集積回路において、前記定電圧発生回路の
定電流が流れる部分に、複数の抵抗素子を設け、該半導
体集積回路のセルの使用率に応じて該複数の抵抗素子の
うちｌつを選択して配線パターンを変えて抵抗値を選択
できるようにしている。
本発明では、定電圧発生回路の定電流が流れる部分に、
複数の抵抗素子が設けられセルの使用率に応じて複数の
抵抗素子のうち１つを選択し、配線パターンを変えて抵
抗値Ｒ８が選択される。
複数の抵抗素子が設けられセルの使用率に応じて複数の
抵抗素子のうち１つを選択し、配線パターンを変えて抵
抗値Ｒ８が選択される。
したがって、セルの使用率に拘らず基準電圧のレベルの
ずれがなくなり、性能が向上する。
ずれがなくなり、性能が向上する。
〔実施例］
以下、本発明を図面に基づいて説明する。
第１．２図は本発明に係る半導体集積回路の一実施例を
示す図であり、特に大規模ＥＣＬゲートアレイへの適用
例である。
示す図であり、特に大規模ＥＣＬゲートアレイへの適用
例である。
まず、構成を説明する。
第１図はＢＣＬゲートアレイの回路図である。
この図に゛おいて、１ａ〜１ｎはＥＣＬ回路であり、Ｅ
ＣＬ回路１ａ〜１ｎは所定の論理演算を行う多数のセル
に相当する。ＥＣＬ回路１ａ〜１ ｒｌのうちどのセル
を使うかは、例えばユーザの設計要求によって異なる。
ＣＬ回路１ａ〜１ｎは所定の論理演算を行う多数のセル
に相当する。ＥＣＬ回路１ａ〜１ ｒｌのうちどのセル
を使うかは、例えばユーザの設計要求によって異なる。
ＥＣＬ回路１ａ〜１ｎの差動入力は、例えば“°Ｈ“’
−−０，９Ｖ、“°Ｌ“′＝１．５Ｖのものが用いら
れており、ＥＣＬ回路１ａ〜１ｎには定電圧発生回路２
から基準電圧ＶＢＩＩ（Ｖａｍ−１，３Ｖ程度）および
電流源中間電圧■。、が供給されている。
−−０，９Ｖ、“°Ｌ“′＝１．５Ｖのものが用いら
れており、ＥＣＬ回路１ａ〜１ｎには定電圧発生回路２
から基準電圧ＶＢＩＩ（Ｖａｍ−１，３Ｖ程度）および
電流源中間電圧■。、が供給されている。
なお、定電圧発生回路２はあ（までも基準となる電圧を
供給するもので、ＧＮＤ （ＯＶ）や■。
供給するもので、ＧＮＤ （ＯＶ）や■。
（−５，２Ｖ〜−４，５Ｖ）の電圧はパンケージの外部
ビンにより外部から直接に供給されるので、電圧変動を
考慮する必要はない。電流源中間電圧Ｖｃｓはエミッタ
結合されたトランジスタのエミッタ側に配置されている
、いわゆる電流源を構成する電流源トランジスタのベー
スに印加するだめの電圧であり、これもＥＣＬ動作の安
定の見地から変動しないことが要求される。
ビンにより外部から直接に供給されるので、電圧変動を
考慮する必要はない。電流源中間電圧Ｖｃｓはエミッタ
結合されたトランジスタのエミッタ側に配置されている
、いわゆる電流源を構成する電流源トランジスタのベー
スに印加するだめの電圧であり、これもＥＣＬ動作の安
定の見地から変動しないことが要求される。
定電圧発生回路２はトランジスタ３〜８、ダイオード９
および抵抗１０〜１７により構成され、周囲温度の変化
や電源電圧の変動に拘らず、はぼ一定の電流を供給する
定電流電源回路である。一方、１８はパッケージに付随
する抵抗Ｒ１であり、抵抗１８は電源回路２と外部ピン
からのＧＮＤレベルの電圧が印加されているＧＮＤライ
ンとの間に存在する。したがって、抵抗１８にはチップ
に供給される全電流が流れることになる。
および抵抗１０〜１７により構成され、周囲温度の変化
や電源電圧の変動に拘らず、はぼ一定の電流を供給する
定電流電源回路である。一方、１８はパッケージに付随
する抵抗Ｒ１であり、抵抗１８は電源回路２と外部ピン
からのＧＮＤレベルの電圧が印加されているＧＮＤライ
ンとの間に存在する。したがって、抵抗１８にはチップ
に供給される全電流が流れることになる。
抵抗１０の値はセルの使用率に応じて決定されるように
なっており、パンケージ内における抵抗１０のレイアウ
トパターンは第２図のように示される。
なっており、パンケージ内における抵抗１０のレイアウ
トパターンは第２図のように示される。
すなわち、第２図において、抵抗１０は抵抗値の異なる
複数個（本実施例では３個）の抵抗素子１０ａ〜１０ｃ
からなり、抵抗素子１０ａ〜１０ｃは図中左側のものか
ら順次抵抗値が高くなっている。ゲートアレイを設計仕
様に沿って製造する前の段階では、図中上側の配線（例
えば、／Ｍり１９は抵抗素子１０ａ〜１０ｃに接続され
ているが、下側の配線２０は抵抗素子１０ａ〜１０ｃに
接続されていない。この接続はセルの使用率が決定した
後に行われるようになっており、例えばユーザの設計仕
様に沿ってセルの使用率が決まると、ＣＡＤ等を用いて
配置プログラムにより抵抗素子１０ａ〜１０ｃの配線パ
ターンを選択する。例えば、使用率が小さいときは抵抗
値が大きくなるように配線２０の端末２０ｃのみを抵抗
１０ｃに接続し、使用率が大きいときは抵抗値が小さく
なるように端末２０ａを抵抗１０ａに接続する。
複数個（本実施例では３個）の抵抗素子１０ａ〜１０ｃ
からなり、抵抗素子１０ａ〜１０ｃは図中左側のものか
ら順次抵抗値が高くなっている。ゲートアレイを設計仕
様に沿って製造する前の段階では、図中上側の配線（例
えば、／Ｍり１９は抵抗素子１０ａ〜１０ｃに接続され
ているが、下側の配線２０は抵抗素子１０ａ〜１０ｃに
接続されていない。この接続はセルの使用率が決定した
後に行われるようになっており、例えばユーザの設計仕
様に沿ってセルの使用率が決まると、ＣＡＤ等を用いて
配置プログラムにより抵抗素子１０ａ〜１０ｃの配線パ
ターンを選択する。例えば、使用率が小さいときは抵抗
値が大きくなるように配線２０の端末２０ｃのみを抵抗
１０ｃに接続し、使用率が大きいときは抵抗値が小さく
なるように端末２０ａを抵抗１０ａに接続する。
以上の構成において、抵抗１８の抵抗値をＲ１、抵抗１
８に流れる電流をＩｌ、抵抗ＩＯの抵抗値をＲ８、抵抗
１０に流れる電流を■、とすると、前述のように基準電
圧ＶＩＩＢの電圧レベルは次式で与えられる。
８に流れる電流をＩｌ、抵抗ＩＯの抵抗値をＲ８、抵抗
１０に流れる電流を■、とすると、前述のように基準電
圧ＶＩＩＢの電圧レベルは次式で与えられる。
Ｖｇａ＝ （Ｉｐ ＸＲｐ ＋ Ｉｎ ｘＲＢ
＋ＶＩＥ）但し、■、は抵抗１３のベース・エミッタ間
電圧上式から明らかであるように、ＥＣＬゲートアレイ
のゲート規模が大きくなると、ゲート（セル）の使用率
により電源電流１．が大きく変わるため、基準電圧ＶＢ
ＩＩの電圧レベルも変動する。
＋ＶＩＥ）但し、■、は抵抗１３のベース・エミッタ間
電圧上式から明らかであるように、ＥＣＬゲートアレイ
のゲート規模が大きくなると、ゲート（セル）の使用率
により電源電流１．が大きく変わるため、基準電圧ＶＢ
ＩＩの電圧レベルも変動する。
これに対して、本実施例ではゲートの使用率が大きいと
きは電源ドロップが大きいという事情を考慮し、配線２
０の端末２０ａを抵抗素子１０ａに接続して抵抗１０の
抵抗値が小さなものに選択される。
きは電源ドロップが大きいという事情を考慮し、配線２
０の端末２０ａを抵抗素子１０ａに接続して抵抗１０の
抵抗値が小さなものに選択される。
逆に、ゲートの使用率が小さいときは端末２０ｂ又は端
末２０ｃを抵抗素子１０ｂ又は抵抗素子１０Ｃに接続し
て抵抗１０の抵抗値が大きなものに選択される。
末２０ｃを抵抗素子１０ｂ又は抵抗素子１０Ｃに接続し
て抵抗１０の抵抗値が大きなものに選択される。
したがって、ゲートの使用率に応じて抵抗１０の値が適
切に選択されることとなり、上式で表わされる基準電圧
ＶＢＩｌのレベルを一定に保つことができる。その結果
、基準電圧ＶＢＢの規格レベルに対する余裕を高めるこ
とができ、ＥＣＬゲートアレイの性能低下を防止するこ
とができる。
切に選択されることとなり、上式で表わされる基準電圧
ＶＢＩｌのレベルを一定に保つことができる。その結果
、基準電圧ＶＢＢの規格レベルに対する余裕を高めるこ
とができ、ＥＣＬゲートアレイの性能低下を防止するこ
とができる。
尚、１個のチップ上にｌａ、・・・・・・ｉｎ、
２ａ・・・・・・２ｎｚ、３ａ＋ ・・・・・・３ｎ３
、のそれぞれｎ個 、ｎ２個、ｎ３個のゲートが設けら
れ、ｌａ、・・・・・・１ｎ１のゲートに対しては定電
圧発生回路Ａ、２ａ１・・・・・・２ｎｚのゲートに対
しては定電圧発生回路Ｂ、３ａ、・・・・・・３ｎ、の
ゲートに対しては定電圧発生回路Ｃが接続されているゲ
ートアレイにおいて、例えば、１ａ＋・・・・・・ｌｎ
、のゲートのうちａ個のみ使用し、２ａ＋ ・・・・・
・２ｎｚのゲートのうちｂ個のみを使用し、３ａ、・・
・・・・３ｎ。
２ａ・・・・・・２ｎｚ、３ａ＋ ・・・・・・３ｎ３
、のそれぞれｎ個 、ｎ２個、ｎ３個のゲートが設けら
れ、ｌａ、・・・・・・１ｎ１のゲートに対しては定電
圧発生回路Ａ、２ａ１・・・・・・２ｎｚのゲートに対
しては定電圧発生回路Ｂ、３ａ、・・・・・・３ｎ、の
ゲートに対しては定電圧発生回路Ｃが接続されているゲ
ートアレイにおいて、例えば、１ａ＋・・・・・・ｌｎ
、のゲートのうちａ個のみ使用し、２ａ＋ ・・・・・
・２ｎｚのゲートのうちｂ個のみを使用し、３ａ、・・
・・・・３ｎ。
のゲートのうち０個のみを使用する場合（但しａ＞ｂ＞
ｃ） 、定電圧発生回路Ａ、Ｂ、Ｃ内の定電流が流れる
抵抗ＲＢＡ％ ＲＩＢ、ＲＢＣ抵抗値は、それぞれＲＩ
Ａ＜Ｒ１＜ Ｒａ ｃとなるように選択される。
ｃ） 、定電圧発生回路Ａ、Ｂ、Ｃ内の定電流が流れる
抵抗ＲＢＡ％ ＲＩＢ、ＲＢＣ抵抗値は、それぞれＲＩ
Ａ＜Ｒ１＜ Ｒａ ｃとなるように選択される。
このように抵抗値を選択すれば、各定電圧発生回路Ａ、
Ｂ、Ｃから出力される基準電圧■、は、はぼ同じになる
ようにすることができる。
Ｂ、Ｃから出力される基準電圧■、は、はぼ同じになる
ようにすることができる。
また、上記実施例は本発明をゲートアレイに適用した例
であるが、ＩＣパッケージの内部に電源回路を有し、多
数のセルに基準となる電圧を供給するＩＣであれば他の
ものにも適用が可能である。
であるが、ＩＣパッケージの内部に電源回路を有し、多
数のセルに基準となる電圧を供給するＩＣであれば他の
ものにも適用が可能である。
〔効果〕
本発明によれば、セルの使用率に拘らず基準電圧のレベ
ルを一定に保つことができ、半導体素子の性能低下を有
効に防止することができる。
ルを一定に保つことができ、半導体素子の性能低下を有
効に防止することができる。
第１．２図は本発明に係る半導体集積回路の一実施例を
示す図であり、 第１図はそのＥＣＬゲートアレイの回路図、第２図はそ
の抵抗の配線パターンを示す図である。 １ａ〜１ｎ・・・・・・ＥＣＬ回路、 ２・・・・・・電源回路、 ３〜８・・・・・・トランジスタ、 ９・・・・・・ダイオード、 １０〜１８・・・・・・抵抗、 １９．２０・・・・・・配線。 一亥７巨〃Ｊの底九Ｑ圓己練パクーシと示７回第２図
示す図であり、 第１図はそのＥＣＬゲートアレイの回路図、第２図はそ
の抵抗の配線パターンを示す図である。 １ａ〜１ｎ・・・・・・ＥＣＬ回路、 ２・・・・・・電源回路、 ３〜８・・・・・・トランジスタ、 ９・・・・・・ダイオード、 １０〜１８・・・・・・抵抗、 １９．２０・・・・・・配線。 一亥７巨〃Ｊの底九Ｑ圓己練パクーシと示７回第２図
Claims (1)
- 【特許請求の範囲】 論理演算を行うセルが多数配置され、 これらのセルに該セルの作動に必要な基準電圧を供給す
る定電圧発生回路を有する半導体集積回路において、 前記定電圧発生回路の定電流が流れる部分に、複数の抵
抗素子を設け、 該半導体集積回路のセルの使用率に応じて該複数の抵抗
素子のうち１つを選択して配線パターンを変えて抵抗値
を選択できるようにしたことを特徴とする半導体集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15187888A JPH024016A (ja) | 1988-06-20 | 1988-06-20 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15187888A JPH024016A (ja) | 1988-06-20 | 1988-06-20 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH024016A true JPH024016A (ja) | 1990-01-09 |
Family
ID=15528180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15187888A Pending JPH024016A (ja) | 1988-06-20 | 1988-06-20 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH024016A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007008872A (ja) * | 2005-06-30 | 2007-01-18 | Lion Corp | 造粒粒子の製造方法およびその造粒粒子、並びに固形製剤 |
| JP2008500294A (ja) * | 2004-05-28 | 2008-01-10 | メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフトング | プロバイオティックバクテリアを含む経口投与剤 |
-
1988
- 1988-06-20 JP JP15187888A patent/JPH024016A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008500294A (ja) * | 2004-05-28 | 2008-01-10 | メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフトング | プロバイオティックバクテリアを含む経口投与剤 |
| JP2007008872A (ja) * | 2005-06-30 | 2007-01-18 | Lion Corp | 造粒粒子の製造方法およびその造粒粒子、並びに固形製剤 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0135735B1 (ko) | 소음발생을 억제하는 개량된 출력 드라이버 회로 및 번인테스트를 위한 개량된 반도체 집적회로 장치 | |
| JPS63193719A (ja) | 半導体集積回路装置 | |
| EP0248381B1 (en) | Power voltage regulator circuit | |
| JPH04315313A (ja) | 半導体集積回路 | |
| JPH05308136A (ja) | マスタスライス集積回路 | |
| US4678935A (en) | Inner bias circuit for generating ECL bias voltages from a single common bias voltage reference | |
| JPH09275191A (ja) | 半導体集積回路及びそれを使用した回路装置 | |
| JPH06232707A (ja) | しきい値制御された集積回路用入力回路 | |
| JPH024016A (ja) | 半導体集積回路 | |
| JPS61500762A (ja) | 切換えられる負荷電流源を備えたｅｃｌゲ−ト | |
| JP2002009604A (ja) | 半導体集積回路及び半導体装置システム | |
| US7268578B2 (en) | Transmission circuit, data-transfer control device and electronic equipment | |
| JPH05326890A (ja) | 出力バッファ回路 | |
| JPH04123466A (ja) | 半導体装置 | |
| JP3291374B2 (ja) | 半導体記憶装置 | |
| JPS5842658B2 (ja) | レベルヘンカンカイロノ ホゴカイロ | |
| JPS6385369A (ja) | 電源電圧検出回路 | |
| JP2727994B2 (ja) | 半導体集積回路 | |
| JPH02172268A (ja) | 集積回路内部電圧供給方式 | |
| JPS62212713A (ja) | Ｍｉｓ電圧安定化装置 | |
| JPH04330716A (ja) | 半導体集積回路装置 | |
| JPH03208413A (ja) | 電流切り換え型論理回路 | |
| JPH02139958A (ja) | 半導体集積回路装置 | |
| JPH0416945B2 (ja) | ||
| JPH01196917A (ja) | 半導体集積回路装置 |