JPH0241867Y2 - - Google Patents

Info

Publication number
JPH0241867Y2
JPH0241867Y2 JP1981000874U JP87481U JPH0241867Y2 JP H0241867 Y2 JPH0241867 Y2 JP H0241867Y2 JP 1981000874 U JP1981000874 U JP 1981000874U JP 87481 U JP87481 U JP 87481U JP H0241867 Y2 JPH0241867 Y2 JP H0241867Y2
Authority
JP
Japan
Prior art keywords
circuit
emitter follower
integrated circuit
external connection
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1981000874U
Other languages
English (en)
Other versions
JPS57115257U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1981000874U priority Critical patent/JPH0241867Y2/ja
Publication of JPS57115257U publication Critical patent/JPS57115257U/ja
Application granted granted Critical
Publication of JPH0241867Y2 publication Critical patent/JPH0241867Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Description

【考案の詳細な説明】 本考案はエミツタホロワ出力回路を有する集積
回路に関する。
集積回路で最も高速動作が可能なECL型集積
回路は、増々複雑化、高性能化する装置にその需
要が拡大しつつある。ECL型集積回路の基本回
路は第1図に示すように、定流電源1に各エミツ
タが接続され、コレクタには抵抗6,7が接続さ
れたトランジスタ2,3,4で構成される電流切
換回路の出力にエミツタホロワ−トランジスタ5
のベースを接続し、そのエミツタを集積回路の外
部接続用端子8を介して外部負荷に加えている。
この時外部負荷が容量性負荷であつてもエミツタ
ホロワ−トランジスタ5の低駆動インピーダンス
により、高速に充電を行なわしめるため極めて高
速のスイツチングが可能となる特長を持つてい
る。また、複数のエミツタホロワ−出力回路のエ
ミツタを共通接続するだけで論理動作を行なわし
めるいわゆるワイヤードOR接続も可能であるた
め、論理段数の低減にも有効である。
このような特長を持つECL型集積回路は従来、
エミツタホロワ出力回路であるトランジスタ5の
エミツタは直接外部接続用端子8に接続されて、
抵抗で終端されることなくチツプ外に引き出され
ている。終端抵抗は、外部接続用端子8に接続さ
れる信号伝播ラインのインピーダンスに合つた抵
抗値をもつた個別抵抗が集積回路の外で接続され
るのが一般的であつた。しかし、この構成ではエ
ミツタホロワ出力回路の数が多くなると、必要と
される個別抵抗が多く、外付素子数を抵減できな
いという欠点があつた。
この問題に対し、エミツタホロワトランジスタ
5のエミツタに終端抵抗を集積回路チツプ上で接
続しておくことも実験的には検討されたが、この
場合、出力信号を受ける回路の信号入力部では信
号源インピーダンスが信号伝播ラインのインピー
ダンスのために高インピーダンスとなるため、信
号伝播ラインがやや長くなると、信号反射を引き
起し、高速動作ができなくなる欠点があつた。ま
た、終端抵抗を集積回路チツプ上で接続したエミ
ツタホロワ出力回路を用いた場合には、前述のワ
イヤードOR接続を実施する場合、終端抵抗がワ
イヤードOR接続されるエミツタホロワ出力回路
の数だけ並列接続されることになるため、その終
端インピーダンスが下りすぎ、エミツタホロワ出
力回路の出力駆動能力を大巾に高めておかないと
実際上ワイヤードOR接続が不可能となるなどの
欠点があつた。
本考案は、これらの欠点を除き、集積密度の高
い、ワイヤードOR接続の可能な、完全終端可能
な終端方法を実現できるエミツタホロワ出力回路
を有する集積回路を提供するものである。
本考案によれば、終端抵抗は集積回路チツプ内
にエミツタホロワ出力回路とは別に準備され、こ
の終端抵抗の一端は電源端子の一つに、他方はチ
ツプの外部接続用端子に接続されて、他の回路素
子とは電気的に独立した構成の集積回路を得る。
終端抵抗は集積回路チツプ内に準備されているた
め、個別終端抵抗を外部で準備して使用する必要
はなく、従つて実装密度を向上させることができ
る。また、複数のエミツタホロワ出力回路をワイ
ヤードOR接続した時も適当な終端抵抗を選択接
続できるので、終端インピーダンスが下がりすぎ
ることもない。
次に、本考案を図面を参照して説明する。
第2図は本考案の一実施例を模式的に示したも
ので、集積回路チツプ10に形成した回路素子を
回路記号で示したものである。外部接続用入力端
子13にトランジスタ21のベースが接続されて
いる。トランジスタ21と22のエミツタは共通
に定電流源16に接続され、かつ各コレクタには
それぞれ負荷抵抗31,32が接続されている。
トランジスタ22のコレクタはトランジスタ23
のベースに接続されている。トランジスタ23と
24のエミツタも共通に定電流源17に接続さ
れ、それらのコレクタにもそれぞれ負荷抵抗3
3,34が接続されている。トランジスタ24の
コレクタはエミツタホロワトランジスタ25に接
続され、そのエミツタは外部接続用出力端子14
にのみ接続されている。トランジスタ26は他の
回路を構成している。終端抵抗35,36は集積
回路チツプ10上で独立して存在しており、これ
ら終端抵抗35,36の各一端は配線を通して電
源(VEE)端子15に接続されている。また、終
端抵抗35の他端は外部接続用端子12に、終端
抵抗36の他端は他の外部接続用端子11に接続
されている。
エミツタホロワトランジスタ25で形成される
エミツタホロワ出力回路の終端抵抗での終端が必
要な場合には、外部接続用出力端子14に接続さ
れる集積回路に有する終端抵抗(第2図の終端抵
抗35,36に相当するもの)で信号を受信する
回路の直前で信号伝播ラインに一致したインピー
ダンスで終端するようにする。こうすることによ
り、電気的特性上反射をなくすことができる。本
実施例で、エミツタホロワ出力回路からの信号を
外部接続用入力端子13で受ける場合には、外部
接続用入力端子13と外部接続用端子11もしく
は12とを直接接続するようにすれば良い。ま
た、複数のエミツタホロワ出力回路の出力同志を
ワイヤードOR接続して外部接続用入力端子13
で受ける場合も、同様に外部接続用入力端子13
と外部接続用端子11もしくは12とを直接接続
して終端抵抗35もしくは36を接続することに
より容易に実現可能である。
終端抵抗をエミツタホロワトランジスタで構成
されるエミツタホロワ出力回路の出力部分に接続
した従来の構成に比べ、本考案では、エミツタホ
ロワ出力回路には集積回路チツプ10上では前も
つて終端抵抗35,36が接続されていないで、
エミツタホロワ出力回路に接続される信号受信側
で終端抵抗が接続されるので、信号伝播ラインの
インピーダンスによつて受信回路から見た信号源
インピーダンスが高くなり電気的反射を起すよう
なこともない。また、複数のエミツタホロワ出力
回路をワイヤードOR接続しても、終端抵抗が並
列接続されることはなく、従つて終端抵抗の抵抗
値を適当な値にすることができる。エミツタホロ
ワ出力回路の出力の受信回路が複数の場合には、
最遠端にある受信回路を含む集積回路内に準備さ
れた終端抵抗を使用することにより目的を達する
ことが可能である。
以上の説明から明らかなように本考案によれ
ば、実装密度が高く、ワイヤードオア接続が可能
で、良好な電気的特性を実現可能なエミツタホロ
ワ出力回路を有する集積回路を提供できるもの
で、その実用的な有効性は極めて高いものであ
る。
【図面の簡単な説明】
第1図は従来のECL型集積回路を示す回路図、
第2図は本考案による一実施例を示す図である。 1,16,17……定電流源、10……集積回
路チツプ、2,3,4,5,21,22,23,
24,25,……トランジスタ、6,7,31,
32,33,34……抵抗、35,36……終端
抵抗、8,11,12……外部接続用端子、13
……外部接続用入力端子、14……外部接続用出
力端子、15……電源端子。

Claims (1)

    【実用新案登録請求の範囲】
  1. 集積回路チツプ上にエミツタが直接外部接続用
    端子の1つに接続されたトランジスタで構成され
    るエミツタホロワ出力回路と他の回路素子とは電
    気的に独立した複数個の抵抗とを含み、該抵抗の
    それぞれの一方の端子は電源端子の一つに接続
    し、他方の端子は該集積回路チツプ上に形成され
    た他の外部接続用端子の各1つにそれぞれ接続さ
    れていることを特徴とする集積回路。
JP1981000874U 1981-01-07 1981-01-07 Expired JPH0241867Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1981000874U JPH0241867Y2 (ja) 1981-01-07 1981-01-07

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1981000874U JPH0241867Y2 (ja) 1981-01-07 1981-01-07

Publications (2)

Publication Number Publication Date
JPS57115257U JPS57115257U (ja) 1982-07-16
JPH0241867Y2 true JPH0241867Y2 (ja) 1990-11-08

Family

ID=29799413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1981000874U Expired JPH0241867Y2 (ja) 1981-01-07 1981-01-07

Country Status (1)

Country Link
JP (1) JPH0241867Y2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5476677U (ja) * 1977-11-11 1979-05-31
JPS55165670A (en) * 1979-06-12 1980-12-24 Toshiba Corp Semiconductor device

Also Published As

Publication number Publication date
JPS57115257U (ja) 1982-07-16

Similar Documents

Publication Publication Date Title
JPH0241867Y2 (ja)
JP2760017B2 (ja) 論理回路
JPH04292015A (ja) 高出力スイッチング・トランジスタを制御する回路
JPS6013524B2 (ja) エミツタフオロワ出力回路
JP3031040B2 (ja) 集積回路の製造方法
JPH04278718A (ja) 低電力プッシュプル・ドライバ回路
JPH0736518B2 (ja) 半導体集積回路
JPS5833852A (ja) 大規模半導体集積回路装置
JPS60160728A (ja) 並‐直列変換器
JPH0136291B2 (ja)
JPH0292044A (ja) 伝送回路
JPS58191657U (ja) 多色発光素子駆動回路
JPS5844822A (ja) Cml相互接続回路
JPS5879337A (ja) Ttl集積回路
JPS60132037U (ja) 論理回路
JP2672969B2 (ja) Ecl回路
JPS5963537U (ja) 保持回路
JPS58114237A (ja) 全加算器
JPS59181723A (ja) Ttl回路
JPS6055129U (ja) 出力回路
JPH0580829B2 (ja)
JPS59180398U (ja) Ecl回路出力による発光ダイオ−ド制御回路
JPH052439A (ja) 半導体集積回路
JPS59174659U (ja) 高入力選択回路
JPS59174658U (ja) 低入力選択回路