JPH024190B2 - - Google Patents

Info

Publication number
JPH024190B2
JPH024190B2 JP57148908A JP14890882A JPH024190B2 JP H024190 B2 JPH024190 B2 JP H024190B2 JP 57148908 A JP57148908 A JP 57148908A JP 14890882 A JP14890882 A JP 14890882A JP H024190 B2 JPH024190 B2 JP H024190B2
Authority
JP
Japan
Prior art keywords
information
processor
busy
communication path
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57148908A
Other languages
English (en)
Other versions
JPS5938871A (ja
Inventor
Hirofumi Oonishi
Takeshi Uehara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14890882A priority Critical patent/JPS5938871A/ja
Publication of JPS5938871A publication Critical patent/JPS5938871A/ja
Publication of JPH024190B2 publication Critical patent/JPH024190B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/167Interprocessor communication using a common memory, e.g. mailbox

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明はプロセツサ間データ通信方式、特に第
一のプロセツサの保持する内線話中情報(以下、
単に情報という)を受信して所定の処理を実行す
る複数の第二のプロセツサを具備するマルチプロ
セツサシステムにおけるプロセツサ間データ通信
方式に関す。
(b) 従来技術と問題点 第1図はこの種マルチプロセツサシステムにお
ける従来あるプロセツサ間データ通信方式の一例
を示す図である。第1図において、第二のプロセ
ツサとしてのn個の情報受信側プロセツサ1(以
後個々の情報受信側プロセツサ1を示す場合、1
−1乃至1−nと称す)と、第一のプロセツサと
しての1個の情報送信側プロセツサ2とが、情報
通信路3を介して結合されている。情報送信側プ
ロセツサ2は、例えば構内交換機における総ての
内線の話中情報の如き、共通の情報を情報蓄積部
8に保持している。各情報受信側プロセツサ1
は、例えば中継台に指定された百番代の内線群の
話中状態を表示する如き前記情報を用いる処理を
実行する処理部4を内蔵する。情報受信側プロセ
ツサ1−1において、処理部4が特定百番代内線
群の話中表示処理を実行する場合には、情報要求
部5を起動し、情報通信路3を介して情報送信側
プロセツサ2に所要百番代を示す情報要求信号を
伝達する。該情報要求信号を受信した情報送信側
プロセツサ2は、要求識別部6により要求元情報
受信側プロセツサ1および要求する百番代を識別
し、情報編集部7に通知する。情報編集部7は該
当百番代の内線話中情報を情報蓄積部8から抽出
し、要求元情報受信側プロセツサ1−1の識別情
報を宛先情報として付加し、所定の情報形式に編
集した後情報通信路3に送出する。各情報受信側
プロセツサ1の情報識別部9は、情報通信路3か
ら到着する情報に付加されている宛先情報を分析
し、自己宛の情報と識別すると、該情報を情報受
信部10を介して処理部4に伝達する。所要の情
報を受信した処理部4は、所要百番代の内線の話
中状態を中継台に表示する等の、所要の処理を実
行する。
以上の説明から明らかな如く、従来あるプロセ
ツサ間データ通信方式においては、内線話中情報
を必要とする各情報受信側プロセツサ1は、情報
通信路3を介して情報送信側プロセツサ2に情報
要求信号を伝達せねばならぬ為、情報要求部5を
設ける必要が有り、また情報送信側プロセツサ2
は、情報要求信号を分析する要求識別部6を設
け、該情報要求信号を受信する度に所要百番代の
内線話中情報を送出する必要が有る。また各情報
受信側プロセツサ1からの情報要求信号が集中し
て発生した場合には、情報受信側プロセツサ1は
過負荷状態となる。特に複数の情報受信側プロセ
ツサ1から同一百番代の内線話中情報を要求され
た場合にも、情報送信側プロセツサ2は該同一情
報を総ての要求元情報受信側プロセツサ1に対し
繰返し伝達する必要が有り、効率の悪い情報通信
を実行することとなり、当該マルチプロセツサシ
ステムの処理効率の低下を招く恐れが有る。
(c) 発明の目的 本発明の目的は、前述の如き従来あるプロセツ
サ間データ通信方式の欠点を除去し、情報通信の
際の、情報送信側および情報受信側プロセツサの
負荷を極力減少させ、効率の良いプロセツサ間デ
ータ通信方式を実現することに在る。
(d) 発明の構成 この目的は、交換機に収容されるすべての内線
の話中情報を保持する第一のプロセツサと、中継
台等に内蔵され、中継台より指定される内線群の
話中状態を表示するための処理機構を有する複数
の第二のプロセツサとの間で、前記第一のプロセ
ツサから第二のプロセツサへ前記話中情報を伝達
するマルチプロセツサシステムにおいて、前記第
一のプロセツサと前記第二のプロセツサとの間に
特定の情報通信路を設け、前記第一のプロセツサ
は該情報通信路に前記保持する情報を所定周期で
順次送出し、前記各第二のプロセツサは前記情報
通信路から順次伝達される情報から前記中継台よ
り指定された内線群の話中情報のみを抽出するこ
とにより達成される。
(e) 発明の実施例 以下、本発明の一実施例を図面により説明す
る。第2図は本発明の一実施例によるプロセツサ
間データ通信方式を示す図である。なお、全図を
通じて同一符号は同一対象物を示す。第2図にお
いては、n個の情報受信側プロセツサ1と情報送
信側プロセツサ2との間に、内線話中情報伝達用
の情報通信路3′が専用に設けられている。情報
送信側プロセツサ2の情報編集部7は、情報蓄積
部8が保持する内線話中情報を各百番代分宛所定
周期で順次抽出し、百番代識別情報を付加して所
定の情報形式に編集した後、情報通信路3′に順
次送出する。各情報受信側プロセツサ1におい
て、特定百番代内線群の話中表示処理を実行する
処理部4は、所要百番代を示す情報要求信号をを
情報識別部9に伝達する。該情報識別部9は、情
報通信路3′から周期的に到着する情報の具備す
る百番代識別情報を分析し、処理部4から受信し
ている情報要求信号の示す百番代と一致した情報
を抽出し、情報受信部10を介して処理部4に伝
達する。該情報を受信した処理部4は、前記所要
の処理を実行する。
以上の説明から明らかな如く、本実施例によれ
ば、各情報受信側プロセツサ1は情報要求信号を
情報送信側プロセツサ2に伝達する必要が無い為
情報要求部5を設ける必要が無く、また情報送信
側プロセツサ2は情報受信側プロセツサ1からの
情報要求信号を受信分析する必要が無い為要求識
別部6を設ける必要が無く、更に情報送信側プロ
セツサ2は所定周期で内線話中情報を順次送出す
る為、負荷が平均化され過負荷となる恐れは無
い。また同一百番代の内線話中情報を繰返し送出
する無効通信は避けられる。
なお、第2図はあく迄本発明の一実施例に過ぎ
ず、例えば情報受信側プロセツサ1は中継台に所
要百番代の内線話中状態を表示する処理に限定さ
れることは無く、他に幾多の変形が考慮される
が、何れの場合にも本発明の効果は変らない。更
に情報受信側プロセツサ1および情報送信側プロ
セツサ2の構成、並びに情報通信路3′の形態は
図示されるものに限定されることは無く、他に幾
多の変形が考慮されるが、何れの場合にも本発明
の効果は変らない。
(f) 発明の効果 以上、本発明によれば、前記マルチプロセツサ
システムにおいて、第一および第二のプロセツサ
の間の情報通信に要する負荷を軽減するプロセツ
サ間データ通信方式が実現可能となり、当該マル
チプロセツサシステムの処理能力が向上する。
【図面の簡単な説明】
第1図は従来あるプロセツサ間データ通信方式
の一例を示す図、第2図は本発明の一実施例によ
るプロセツサ間データ通信方式を示す図である。 図において、1は情報受信側プロセツサ、2は
情報送信側プロセツサ、3および3′は情報通信
路、4は処理部、5は情報要求部、6は要求識別
部、7は情報編集部、8は情報蓄積部、9は情報
識別部、10は情報受信部10、を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 交換機に収容されるすべての内線の話中情報
    を保持する第一のプロセツサと、中継台等に内蔵
    され、中継台より指定される内線群の話中状態を
    表示するための処理機構を有する複数の第二のプ
    ロセツサとの間で、前記第一のプロセツサから第
    二のプロセツサへ前記話中情報を伝達するマルチ
    プロセツサシステムにおいて、前記第一のプロセ
    ツサと前記第二のプロセツサとの間に特定の情報
    通信路を設け、前記第一のプロセツサは該情報通
    信路に前記保持する情報を所定周期で順次送出
    し、前記各第二のプロセツサは前記情報通信路か
    ら順次伝達される情報から前記中継台より指定さ
    れた内線群の話中情報のみを抽出することを特徴
    とするプロセツサ間データ通信方式。
JP14890882A 1982-08-27 1982-08-27 プロセツサ間デ−タ通信方式 Granted JPS5938871A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14890882A JPS5938871A (ja) 1982-08-27 1982-08-27 プロセツサ間デ−タ通信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14890882A JPS5938871A (ja) 1982-08-27 1982-08-27 プロセツサ間デ−タ通信方式

Publications (2)

Publication Number Publication Date
JPS5938871A JPS5938871A (ja) 1984-03-02
JPH024190B2 true JPH024190B2 (ja) 1990-01-26

Family

ID=15463345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14890882A Granted JPS5938871A (ja) 1982-08-27 1982-08-27 プロセツサ間デ−タ通信方式

Country Status (1)

Country Link
JP (1) JPS5938871A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834616B2 (ja) * 1987-04-20 1996-03-29 富士通株式会社 マルチプロセツサシステムにおける共通デ−タの同期方式

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS537267B2 (ja) * 1973-06-28 1978-03-16

Also Published As

Publication number Publication date
JPS5938871A (ja) 1984-03-02

Similar Documents

Publication Publication Date Title
EP0381645A3 (en) System and method for communicating between a plurality of processors
EP1170670A2 (en) Parallel processing system in which use efficiency of cpu is improved and parallel processing method for the same
JPH024190B2 (ja)
JPS6032232B2 (ja) デ−タバッファ制御方式
CA2385074A1 (en) Method and system for transmitting a chain of messages for database
JPH0666061B2 (ja) マルチcpu通信装置
JP2000032132A (ja) 顧客管理システム−通信インフラ間のインタフェース装置
JP2539436B2 (ja) プロセツサ間通信方式
JP3678036B2 (ja) 並列計算機システムにおけるモニタデータ収集方法
JP3251723B2 (ja) 放送通信方法
EP1318489A3 (en) Clustering of retail terminals
JPH096658A (ja) トランザクションジャーナル管理方式
JPH01143441A (ja) プロセッサ間通信システム
JPS63296153A (ja) プログラム間通信処理システムのコマンドコンカチネ−ション制御方式
JPS6260335A (ja) 分散型端末処理方式
JPS59151239A (ja) マルチポ−トコンソ−ル
JPH0511341B2 (ja)
JPS58158733A (ja) プロセツサ間通信方式
JPH0573507A (ja) 電子計算機間メツセージ交信時の救済装置
JPH03210654A (ja) 分散制御処理装置
JP2001005769A (ja) 入出力処理システム
JPS61184653A (ja) プロセツサ間通信制御方式
JPS63164548A (ja) 伝送装置
JPH0887477A (ja) サービス要求依頼方法
JPH02118841A (ja) 入力待ち行列管理方式