JPH03210654A - 分散制御処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

この発明は、複数の入出力制御装置から発生する処理要
求を、複数のプロセッサで処理負荷をバランスよ（分散
して処理する分散制御処理装置に関するものである。

【従来の技術Ｊ 第５図および第６図は例えば、電子通信学会交換研究会
資料　５Ｅ７８−１０６　ｒマルチブロセッサ制御電子
交換機における交換処理方式の考察」に示された、従来
の分散制御処理装置を示すシステム構成図、その動作を
説明するための説明図である０図において、ｌａｘｌｍ
は要求される情報を処理する複数個のプロセッサであり
、２８〜２ｎはプロセッサｌａ〜１ｍに情報の処理を要
求する複数個の入出力制御装置である。３はこれらプロ
セッサｌａ−１ｍと入出力制御装置２８〜２ｎの間の通
信を制御するプロセッサ間通信制御装置であり、４はプ
ロセッサ１８〜１ｍとプロセッサ間通信制御装置３とを
結ぶバス、５は入出力制御装置２８〜２ｎとプロセッサ
間通信制御装置３とを結ぶバスである。 プロセッサ間通信制御装置３内において、ｌＯは各入出
力制御装置２８〜２ｎからの処理要求メツセージの競合
を制御する競合制御部であり、１１はその処理要求メツ
セージが待ち合わせる処理要求キューである。１２は各
プロセッサｌａ−１ｍからの空通知メツセージの受付を
制御する空費付制御部であり、１３はその空通知メツセ
ージが待ち合わせる空表示キューである。１４は処理要
求キュー１１内に待ち合わせている処理要求メツセージ
を、空表示キュー１３に待ち合わせ中の空通知メツセー
ジによって各プロセッサｌａ〜１ｍに分配する負荷分配
制御部である。 また、１５はプロセッサｌａ〜１ｍから返送される処理
結果メツセージの受付を制御する処理結果受付制御部で
あり、１６はその処理結果メツセージが待ち合わせる処
理結果キューである。 １７はこの処理結果キュー１６に待ち合わせている処理
結果メツセージを該当する入出力制御装置２８〜２ｎに
分配する処理結果分配制御部である。 次に動作について説明する。各入出力制御装置２８〜２
ｎはプロセッサｌａｘ１ｍへの処理要求が発生するとバ
ス５の使用権を獲得し、自装置の識別番号を含めた処理
要求メツセージを生成して前記バス５よりプロセッサ間
通信制御装置３宛に送出する。プロセッサ間通信制御装
置３はその処理要求メツセージを競合制御部ｌＯにて受
け取り、−旦処理要求キュー１１に入れる。 また、プロセッサｌａ〜１ｍは自身が入出力制御装置２
８〜２ｎからの処理要求が受け付けられる空き状態（レ
ディ）になると、バス４の使用権を獲得して自装置の識
別番号を含む空通知メツセージを生成し、それを前記バ
ス４よりプロセッサ間通信制御装置３宛に送信する。プ
ロセッサ間通信制御装置３はその空通知メツセージを空
費付制御部１２で受け付けると、それを−旦空表示キニ
ー１３に入れる。 プロセッサ間通信制御装置３では、処理要求キュー１１
に処理要求メツセージが待ち合わせており、その時、空
表示キュー１３にも空通知メツセージがあれば負荷分配
制御部１４にてその転送処理を行う、即ち、負荷分配制
御部１４は当該空通知メツセージを解析してそれを送っ
てきたプロセッサｆａｘ１ｍを識別し、そのプロセッサ
（例えばｌａ）に対して、バス４より前記処理要求キュ
ー１１に待ち合わせ中の処理要求メツセージの１つを送
出する。 プロセッサ間通信制御装置３からの前記処理要求メツセ
ージを受け取ったプロセッサ１ａは、その処理要求メツ
セージの解析を行って該当する処理を実行し、その結果
を処理結果メツセージとしてバス４よりプロセッサ間通
信制御装置３へ返送する。ここで、この処理結果メツセ
ージには当該処理要求メツセージを発生した入出力制御
装置２８〜２ｎの識別番号も当然台まれている。 この処理結果メツセージを受けたプロセッサ間通信制御
装置３は、それを処理結果受付制御部１５にて受け付け
て−Ｈ処理結果キュー１６に入れる。また、プロセッサ
間通信制御装置３は、この処理結果キュー１６に処理結
果メツセージが待ち合わせており、バス５の使用権が獲
得できた場合、その処理結果メツセージ内の識別番号を
解析し、該当する入出力制御装置（例えば２ａ）に宛て
てその処理結果メツセージを送出する。 以上の処理により、プロセッサ間通信制御装置３が複数
の入出力制御装置２８〜２ｎからの処理要求を、処理要
求待ちの状態にあるプロセッサｌａ〜１ｍにバランスよ
く分配する。 【発明が解決しようとする課題〕 従来の分散制御処理装置は以上のように構成されている
ので、プロセッサ間通信制御装置３に各種メツセージが
集中してその負荷が膨大なものとなり、このプロセッサ
間通信制御装置３の処理能力によってシステム全体の処
理能力が左右されるため、このプロセッサ間通信制御装
置３の処理能力を高くしてお（必要があるばかりか、こ
のプロセッサ間通信制御装置３に障害が発生するとシス
テム全体がダウンすることになり、それを防止するため
に二重化等の冗長構成をとることが必要で。 システムが高価なものとなり、さらに、送り先の受信状
態とは無関係に各メツセージを相手に送信するため、再
送制御など転送制御が煩雑なものとなるなどの課題があ
った。 この発明は上記のような課題を解消するためになされた
もので、簡単な制御によってシステム全体の処理上のボ
トルネックとなる部分をなくした、安価で信頼性の高い
分散制御処理装置を得ることを目的とする。 〔課題を解決するための手段］ この発明に係る分散制御処理装置は、処理要求発生時に
各入出力制御装置の割込要求制御部が発生する割込要求
の各プロセッサにおける取込タイミングを、各プロセッ
サ毎に時間をずらせながら供給するタイミング制御部を
設けるとともに、各プロセッサに、空き状態時に前記割
込要求の受け付けが可能であることを表示する空き表示
部と、タイミング制御部の与えるタイミングに従って前
記割込要求を取り込み、他のプロセッサに当該割込要求
を保持した旨を通知する割込受付制御部を持たせたもの
である。 【作用］ この発明における各プロセッサの割込受付制御部は、自
プロセッサが空き状態にあることを空き表示部が表示し
ており、かつ、その割込要求を他のプロセッサが取り込
んでいない場合に、タイミング制御部の与えるタイミン
グに従って当該割込要求を取り込むとともに、その割込
要求を保持した旨を他のプロセッサに通知して、同一の
割込要求を複数のプロセッサで受け付ないようにするこ
とにより、簡単な制御にてシステム全体の処理上のボト
ルネックとなる部分をな（して、安価で信頼性の高い分
散制御処理装置を実現する。 〔実施例１ 以下、この発明の一実施例を図について説明する。第１
図において、ｌａ−ｚｌｍはプロセッサであり、２ａ〜
２ｎは入出力制御装置である。６は各入出力制御装置２
８〜２ｎが処理要求を依頼するために発生する割込要求
を各プロセッサｌａ〜１ｍが取り込むタイミングの発生
、後述するシステムバスの使用権の調停などを行うシス
テムコントローラである。７はこれら各プロセッサ１ａ
〜１ｍ、各入出力制御装置２ａ〜２ｎ、およびシステム
コントローラ６の相互を結ぶバスとしてのシステムバス
である。 システムコントローラ６において、２０は各プロセッサ
ｌａ−ｘ１ｍが各入出力制御装置２８〜２ｎの発生する
前記割込要求を取り込むタイミングを、各プロセッサｌ
ミル１ｍ毎に時間的にずらせながら順次供給するタイミ
ング制御部であり、２１は各プロセッサｌａ−１ｍのシ
ステムバス７の使用要求の調停を行うアービタ部である
。 各プロセッサｌａ〜１ｍにおいて、２２はそれが配され
たプロセッサ１ａ〜１ｍ全体を制御し、各入出力制御装
置２８〜２ｎからの割込要求の受付処理、受けた処理要
求の処理等を実行する情報処理部（以下、ＣＰＵという
）である、２３はシステムバス７の使用要求を発生させ
るバス要求制御部であり、２４は自プロセッサｌａ−１
ｍが空きの状態にある時に、入出力制御装置２ａ〜２ｎ
からの割込要求の受け付けが可能であることを表示する
空き表示部である。２５はこの空き表示部２４が自プロ
セッサｌａ〜１ｍが空きの状態にあることが表示してお
り、他のプロセッサ１ａ＝１ｍがその割込要求を保持し
ていない時、タイミング制御部２０からその割込要求を
取り込むためのタイミングが与えられると、当該割込要
求を取り込んで一旦保持するとともに、それを保持した
ことを示す割込取込通知信号を他のプロセッサ１ａ〜１
ｍに対して通知する割込受付制御部である。 ２６は各プロセッサｌａｘ１ｍが他のプロセッサｌａｘ
１ｍや各入出力制御装置２８〜２ｎとの間でデータの授
受を行う際に、そのデータ転送を制御するデータ転送マ
スク部である。 各入出力制御装置２８〜２ｎにおいて、２７はそれが配
された入出力制御装置２８〜２ｎから各プロセッサ１ａ
＝１ｍへの処理要求が発生した時、その割込要求の送出
を制御する割込要求制御部である。２８は各入出力制御
装置２８〜２ｎが各プロセッサｌａ−１ｍとの間でデー
タ転送を行うときに、その実行を制御するデータ転送ス
レーブ部である。２９はそれが配された入出力制御装置
２ａ〜２ｎ全体を制御する共通制御部である。 システムバス７において、３０は各プロセッサｌａｘ１
ｍと各入出力制御装置２ａ〜２ｎの間で授受されるデー
タが伝送されるデータ転送信号バスであり、３１は各プ
ロセッサｌａ〜１ｍの間でデータ転送信号バス３０の使
用要求の競合調停を行うためのアービトレーションバス
である。３２は各プロセッサｌミル１ｍ間で授受される
割込取込通知信号が伝送される割込取込通知信号バス、
３３は各プロセッサ１ａ”＝１ｍと各入出力制御装置２
ａ〜２ｎの間で授受される割込受付信号が伝送される割
込受付信号バス、３４は各入力出力制御装置２８〜２ｎ
と各プロセッサ１８〜１ｍの間で授受される割込要求信
号が伝送される割込要求信号バス、３５はシステムコン
トローラ６のタイミング制御部２０より各プロセッサｌ
ａ〜１ｍに与えられる割込要求の取り込みタイミングが
伝送される割込取込信号バスである。３６は各入出力制
御装置２８〜２ｎ間の割込優先信号が伝送される割込優
先信号バスである。 次に動作について説明する。ここで、第２図および第３
図はプロセッサｌミル１ｍ内のＣＰＵ２２と割込受付制
御部２５の処理手順を示すフローチャート、第４図は入
出力制御装置２ａ〜２ｎ内の割込要求制御部２７の処理
手順を示すフローチャートである。 以下、プロセッサｌａと１ｍが空きの状態にあり、入出
力制御装置２ａと２ｎより同時にプロセッサｌａ〜１ｍ
に対する処理要求が発生したものとし、入出力制御装置
２ａと２０の割込優先順位は入出力制御装置２ｎが高（
、プロセッサ１ａの方に先にシステムコントローラ６の
タイミング制御部２０から割込要求の取り込みタイミン
グが与えられる場合について説明する。 各プロセッサｌａ−１ｍのＣＰＵ２２は、第２図のステ
ップ５ＴＩＯにてその状態を監視している。今、プロセ
ッサｌａおよび１ｍはともに空き状態にあるので、ステ
ップ５ＴＩＩでそれぞれの空き表示部２４にレディ通知
を行い、ステップ５Ｔ１２で入出力制御装置２８〜２ｎ
からの割込要求がかかるのを待つ、この通知を受けた空
き表示部２４は、それぞれの割込受付制御部２５に対し
て自プロセッサ１ａあるいは１ｍが空き状態であること
の表示を行う。 一方、入出力制御装置２ａおよび２ｎで同時に、プロセ
ッサ１ａ”＝１ｍへの処理要求が発生すると、それぞれ
の共通制御部２９はその割込要求制御部２７に対して割
込要求指示を送出する０割込要求制御部２７は第４図の
ステップ５Ｔ３０にてこの割込要求指示を監視しており
、それを検出するとステップＳＴ３１で割込要求信号バ
ス３４に割込要求信号を出力し、ステップ５Ｔ３２にて
この割込要求を受け取ったプロセッサｌａｘ１ｍからの
割込受付信号が送られてくるのを待つ。 プロセッサ１ａと１ｍの割込受付制御部２５は、第３図
のステップ５Ｔ２０で、割込取込信号バス３５を介して
システムコントローラ６のタイミング制御部２０より送
られてくる割込要求の取り込みタイミングを待っている
。この場合、この割込要求の取り込みタイミングはプロ
セッサ１ｍよりもｌａに先に送られてくるので、プロセ
ッサｌａの割込受付制御部２５が先に、ステップ５Ｔ２
１〜５Ｔ２３にて割込要求信号バス３４の状態、自装置
の空き表示部２４の表示、および割込取込通知信号バス
３２の状態を調べる。 この場合、割込要求が有り、レディ表示がなされ、その
割込要求が他のプロセッサｌｂ−１ｍによって取り込ま
れていないので、ステップ５Ｔ２２にて前記取り込みタ
イミングでその割込要求の取り込みを行い、自装置内の
ＣＰＵ２２に割込をかけるとともに、割込取込通知信号
バス３２に当該割込要求を取り込んだことを通知する割
込取込通知信号を送出する。その後、ステップ５Ｔ２５
にて自装置のＣＰＵ２２が割込を受け付けるのを待つ。 プロセッサ１ｍでも、プロセッサ１ａより遅れたタイミ
ングで割込受付制御部２５にて、割込要求信号バス３４
の状態、自装置の空き表示部２４の表示、および割込取
込通知信号バス３２の状態がステップ５Ｔ２１−３Ｔ２
３で調べられる。この場合、その割込要求がプロセッサ
１ａで既に取り込まれて、その旨が割込取込通知信号バ
ス３２に出力されているので、当該割込要求の取り込み
は行わず、ステップ５Ｔ２０に戻って次のタイミングの
到来を持つ。 プロセッサｌａのＣＰＵ２２はこの割込要求を受け付け
ると、ステップ５Ｔ１３にて空き表示部２４にビジー通
知を行い、さらにステップ５Ｔ１４にてバス要求制御部
２３にシステムバス７の使用権確保の指示を送出し、ス
テップ５Ｔ１５でその使用権が確保できたことの通知を
待つ、バス使用権確保の指示を受けたバス要求制御部２
３は、アービトレーションバス３１に対してバスリクエ
スト信号を送出する。このバスリクエスト信号を検出し
たシステムコントローラ６のアービタ部２１は、システ
ムバス７が他のプロセッサｌｂ〜１ｍで使用中か否かを
チエツクし、使用中であればそのプロセッサｌｂｘ１ｍ
に対して明は渡しを指示するなどして、システムバス７
が空くとその使用権をプロセッサ１ａのバス要求制御部
２３に与える。それを受けたバス要求制御部２３はその
旨をＣＰＵ２２に伝える。 このバス使用権確保の通知を受けたプロセッサｌａのＣ
ＰＵ２２は、ステップ５Ｔ１６で割込受付制御部２５よ
り割込受付信号バス３３に対して割込受付信号を一定時
間だけ出力させる。プロセッサｌａの割込受付制御部２
５は、そのＣＰＵ２２からの割込受付信号を受け取ると
、第３図のステップ５Ｔ２６にてＣＰＵ２２への割込を
解除する。 その後、ステップ５Ｔ２７にて割込要求の受付処理の終
了を監視し、割込要求受付処理が終了するとステップ５
Ｔ２８にて割込取込通知信号バス３２へ送出している他
のプロセッサｌｂＡ−１ｍへの割込取込通知を解除する
。 プロセッサｌａからの当該割込受付信号を検出した入出
力制御装置２ａおよび２ｎの割込要求制御部２７は、ス
テップ５７３３で割込優先信号バス３６を介して信号の
授受を行って競合制御を行い、ステップ５Ｔ３４にてど
ちらがこの割込受付信号に対して優先度が高いかの判定
を行う、この場合、入出力制御装置２ｎがこの競合に勝
ち、ステップ５Ｔ３５にてデータ転送信号バス３０に自
装置の識別番号等の割込ステータスを出力した後、その
割込要求を解除する。競合に負けた入出力制御装置２ａ
では、処理をステップ５Ｔ３２に戻して、次の割込受付
信号が出力されるまで待つ。 一方、プロセッサｌａでは、第２図のステップ５Ｔ１７
にてこの割込ステータスをデータ転送マスク部２６で受
け取ってＣＰＵ２２送り、ＣＰＵ２２はそれを解析して
当該割込要求が入出力制御装置２ｎから送出されたもの
であることを知る。 その後、この入出力制御装置２ｎからの処理要求の詳細
を知るため、再度システムバス７の使用権の獲得を行う
、システムバス７の使用権が確保されるとＣＰＵ２２は
ステップ５Ｔ１８において、入出力制御装置２ｎのデー
タ転送スレーブ部２８を介して、その共通制御部２９よ
り処理要求の詳細データを読み込み、その詳細データを
解析して必要な処理を実行する。実行結果は、必要に応
じて入出力制御装置２ｎや他のプロセッサｌｂ〜１ｍに
送信され、全ての処理を終了する。 ここで、割込要求が受け付けられなかった入出力制御装
置２ａの処理要求は、プロセッサｌａが出力している割
込取込通知信号が解除された時点から、プロセッサ１ｍ
などの空き状態にある他のプロセッサ１ｂ〜１ｍによっ
て、前述の場合と同様にして処理される。 このようにして、各入出力制御装置２ａ〜２ｎからの処
理要求は、空き状態のプロセッサ１ａ〜１ｍによって順
次受け付けられ、入出力制御装置２８〜２ｎの処理要求
が複数にプロセッサに負荷分散されて処理される。 なお、上記実施例では、タイミング制御部とアービタ部
とをシステムコントローラ内に集中配置したものを示し
たが、それらの機能を各プロセッサに持たせるようにし
てもよい。 また、上記実施例では、入出力制御装置内の共通制御部
をプロセッサ内のＣＰＵと区別して説明したが、前記Ｃ
ＰＵ相当あるいは同等のものを用いてもよい。 【発明の効果】 以上のように、この発明によれば、空き表示部に自プロ
セッサが空き状態にあることが表示され、かつ、その割
込要求が他のプロセッサに取り込まれていない場合に、
タイミング制御部の与えるタイミングに従って当該割込
要求を取り込みとともに、その割込要求を保持した旨を
他のプロセッサに通知するように構成したので、同一の
割込要求を複数のプロセッサで受け付けられることはな
く、入出力制御装置からの割込要求によって直接複数の
プロセッサに伝えられた処理要求は、空き状態にあるプ
ロセッサの１つで処理されて、ボルトネックとなる入出
力制御装置からの処理要求をプロセッサへ分配するため
の装置が不要となるため、プロセッサの主導で処理が実
行され、制御が簡単で容易なものとなり、システムの信
頼性の向上、およびコストダウンの可能な分散制御処理
装置が得られる効果がある。

【図面の簡単な説明】 第１図はこの発明の一実施例による分散制御装置を示す
システム構成図、第２図はそのプロセッサ内のＣＰＵの
処理手順を示すフローチャート、第３図はそのプロセッ
サ内の割込受付制御部の処理手順を示すフローチャート
、第４図はその入出力制御装置内の割込要求制御部の処
理手順を示すフローチャート、第５図は従来の分散制御
処理装置を示すシステム構成図、第６図はその動作を説
明するための説明図である。 ｌａ−−１ｍはプロセッサ、２８〜２ｎは入出力制御装
置、７はバス（システムバス）、２０はタイミング制御
部、２２はＣＰＵ、２４は空き表示部、２５は割込受付
制御部、２７は割込要求制御部。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 　互いにバスによって接続された複数の入出力制御装置
   と複数のプロセッサとから成り、前記入出力制御装置の
   １つから発生した処理要求を、前記プロセッサ中の空い
   ている１つで処理する分散制御処理装置において、前記
   入出力制御装置が前記処理要求を依頼するために発生す
   る割込要求を前記各プロセッサが取り込むためのタイミ
   ングを、前記プロセッサ毎に時間的にずらせて供給する
   タイミング制御部を設けるとともに、前記各入出力制御
   装置に、前記処理要求が発生すると前記割込要求を前記
   各プロセッサに送ってその旨を通知する割込要求制御部
   を持たせ、前記各プロセッサに、自プロセッサが空きの
   状態にある時、前記入出力制御装置からの割込要求の受
   付けが可能であることを表示する空き表示部と、前記割
   込要求制御部からの前記割込要求を受け付けると、前記
   割込要求の受付処理を行って当該割込要求を発生した入
   出力制御装置を特定するとともに、前記受け付けた処理
   要求に応じた処理を実行する情報処理部と、前記空き表
   示部が自プロセッサの空き状態を表示しており、他のプ
   ロセッサが前記割込要求を保持していない時、前記タイ
   ミング制御部より前記割込要求を取り込むタイミングが
   与えられると、その割込要求を取り込んで一旦保持する
   とともに当該割込要求を保持した旨を前記他のプロセッ
   サに通知する割込受付制御部とを持たせたことを特徴と
   する分散制御処理装置。