JPH0243732A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0243732A JPH0243732A JP19376288A JP19376288A JPH0243732A JP H0243732 A JPH0243732 A JP H0243732A JP 19376288 A JP19376288 A JP 19376288A JP 19376288 A JP19376288 A JP 19376288A JP H0243732 A JPH0243732 A JP H0243732A
- Authority
- JP
- Japan
- Prior art keywords
- jcr
- chip
- substrate
- fixed
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、支持板上に固着した半導体基板表面のＰＮ接
合露出部が、接合被覆樹脂（以下ＪＣＲと記す）を塗布
することによって保護される半導体装置の製造方法に関
する。
合露出部が、接合被覆樹脂（以下ＪＣＲと記す）を塗布
することによって保護される半導体装置の製造方法に関
する。
ＰＮ接合を利用した半導体装置の特性の劣化を防ぐため
には、半導体基板表面へのＰＮ接合露出部およびその近
傍を外部雰囲気の影響から保護するためにパフシベーシ
ッンが必要であり、最も簡羊なパフシベーシタン方法と
してポリイミド樹脂などを半導体素体表面へ塗布する方
法が用いられている。第２図はそのような半導体装置の
一例を示し、シリコンチップ１はリードフレームのマウ
ント部２の上にはんだ３を用いてはんだ付けされている
。チフブ１の上面には、接続リード４の頭部４１がやは
りはんだ付けされている。Ｓｉチフプｌがプレーナ型で
ＰＮ接合が上面に露出している場合は、上面にＪＣＲ５
を塗布する。
には、半導体基板表面へのＰＮ接合露出部およびその近
傍を外部雰囲気の影響から保護するためにパフシベーシ
ッンが必要であり、最も簡羊なパフシベーシタン方法と
してポリイミド樹脂などを半導体素体表面へ塗布する方
法が用いられている。第２図はそのような半導体装置の
一例を示し、シリコンチップ１はリードフレームのマウ
ント部２の上にはんだ３を用いてはんだ付けされている
。チフブ１の上面には、接続リード４の頭部４１がやは
りはんだ付けされている。Ｓｉチフプｌがプレーナ型で
ＰＮ接合が上面に露出している場合は、上面にＪＣＲ５
を塗布する。
第２図のようにＳｉチフプ１の上面にＪＣＲ５を塗布す
る場合、図示のようにＪＣＲはチンブの側面に流れ出る
ため、上面の周辺部のＪＣＲ５が薄くなり、ＪＣＲが均
一に塗布されない欠点があった。その結果、ＰＮ接合露
出部上のＪＣＲ５が薄く、十分な保護作用が得られなか
ったり、不均一な厚さのＪＣＲにより不均一な応力がＳ
ｉチフブ１に加わり、半導体装１の電気的特性および信
顛性に悪影響があった。
る場合、図示のようにＪＣＲはチンブの側面に流れ出る
ため、上面の周辺部のＪＣＲ５が薄くなり、ＪＣＲが均
一に塗布されない欠点があった。その結果、ＰＮ接合露
出部上のＪＣＲ５が薄く、十分な保護作用が得られなか
ったり、不均一な厚さのＪＣＲにより不均一な応力がＳ
ｉチフブ１に加わり、半導体装１の電気的特性および信
顛性に悪影響があった。
本発明の課題は、上記の欠点を除去し、半導体基板のＰ
Ｎ接合露出部表面にＪＣＲを均一な厚さに塗布されてい
て、電気的特性および信幀性の高い半導体装置を提供す
ることにある。
Ｎ接合露出部表面にＪＣＲを均一な厚さに塗布されてい
て、電気的特性および信幀性の高い半導体装置を提供す
ることにある。
上記の課題の解決のために、本発明は支持板上に固着さ
れた半導体基板の支持板への固着面と逆側の表面に、そ
の表面に露出したＰＮ接合を覆うＪＣＲを塗布する際に
、半導体基板の側面に接し、高さが基板表面より高い枠
体を備えるものとする。
れた半導体基板の支持板への固着面と逆側の表面に、そ
の表面に露出したＰＮ接合を覆うＪＣＲを塗布する際に
、半導体基板の側面に接し、高さが基板表面より高い枠
体を備えるものとする。
半導体基板の側面に接する枠体は、基板表面へ塗布する
ＪＣＲの側面への流出を阻止するため、基板周辺部まで
ＪＣＲを厚く、かつ均一に塗布できる。
ＪＣＲの側面への流出を阻止するため、基板周辺部まで
ＪＣＲを厚く、かつ均一に塗布できる。
第１図は本発明の一実施例を示すもので、第２図と共通
の部分には同一の符号が付されている。
の部分には同一の符号が付されている。
この実施例ではブレーナ型のＳｉチップ１の両面にリー
ドフレームマウント部２および接続リードをはんだ３で
固着したのち、Ｓｉチップ１の側面に接触する枠体６を
取付ける。しかし、枠体６をチップｌのはんだ付けの前
にリードフレームに固定しておいてもよい、このあと、
Ｓｉチップｌの表面にＪＣＲ５を塗布する。ＪＣＲは枠
体６の内周まで拡がり、そこで止められるので、ＪＣＲ
５の厚さはＳｉチップ１の周辺まで均一であり、また任
意の厚さにすることができる。枠体をＳｉチップ１と支
持板２とのはんだ付は後に取付ける場合は、枠体の材料
はセラミック、プラスチックなどの絶縁体でも金属の何
れでもよい、はんだ付は前に取付ける場合は、はんだ付
温度で熱応力が生じないように支持板２と熱膨張係数の
近似した材料から作る必要がある。枠体６は、ＪＣＲ塗
布後そのままの位置に残しておいてもよい、しかし取外
す必要がある場合は、ＪＣＲと濡れ性の良くない材料、
例えばセラミックで作った方が取外しやすい。
ドフレームマウント部２および接続リードをはんだ３で
固着したのち、Ｓｉチップ１の側面に接触する枠体６を
取付ける。しかし、枠体６をチップｌのはんだ付けの前
にリードフレームに固定しておいてもよい、このあと、
Ｓｉチップｌの表面にＪＣＲ５を塗布する。ＪＣＲは枠
体６の内周まで拡がり、そこで止められるので、ＪＣＲ
５の厚さはＳｉチップ１の周辺まで均一であり、また任
意の厚さにすることができる。枠体をＳｉチップ１と支
持板２とのはんだ付は後に取付ける場合は、枠体の材料
はセラミック、プラスチックなどの絶縁体でも金属の何
れでもよい、はんだ付は前に取付ける場合は、はんだ付
温度で熱応力が生じないように支持板２と熱膨張係数の
近似した材料から作る必要がある。枠体６は、ＪＣＲ塗
布後そのままの位置に残しておいてもよい、しかし取外
す必要がある場合は、ＪＣＲと濡れ性の良くない材料、
例えばセラミックで作った方が取外しやすい。
第３図は別の実施例を示し、リードフレームのマウント
部２にＳｉチップ１が嵌合し、３１千ノブ１および片面
のはんだ３の厚さの和より深い四部７を形成しておく、
この凹部７の中にチップ１をはんだ付けしたのち、ＪＣ
Ｒ５の塗布を行えば、リードフレームのマウント部２が
枠体の作用も蓋ね、第７図の実施例と同様なＪＣＲの均
一塗布が可能である。この実施例は、リードフレームの
形状の変更だけで容易に実施でき、枠体の取付は工程を
省略できる。
部２にＳｉチップ１が嵌合し、３１千ノブ１および片面
のはんだ３の厚さの和より深い四部７を形成しておく、
この凹部７の中にチップ１をはんだ付けしたのち、ＪＣ
Ｒ５の塗布を行えば、リードフレームのマウント部２が
枠体の作用も蓋ね、第７図の実施例と同様なＪＣＲの均
一塗布が可能である。この実施例は、リードフレームの
形状の変更だけで容易に実施でき、枠体の取付は工程を
省略できる。
本発明によれば、支持板上に固着された半導体基板の表
面に塗布するＪＣＲを基板の側面に接する枠体により基
板側面へ流出するのを防ぐので、表面上に均一で任意の
厚さのＪＣＲを塗布することが可能になる。これにより
半導体基板にＪＣＲより加わる応力が均一となり、電気
的特性および信転性の向上した半導体装置が得られる。
面に塗布するＪＣＲを基板の側面に接する枠体により基
板側面へ流出するのを防ぐので、表面上に均一で任意の
厚さのＪＣＲを塗布することが可能になる。これにより
半導体基板にＪＣＲより加わる応力が均一となり、電気
的特性および信転性の向上した半導体装置が得られる。
第１図は本発明の一実施例のＪＣＲ塗布後の断面図、第
２図は従来のＪＣＲ塗布後の断面図、第３図は本発明の
異なる実施例のＪＣＲＩ布後の断面図である。 １：Ｓｉチップ、２：リードフレームマウント部、第１
図 第２図 第３図
２図は従来のＪＣＲ塗布後の断面図、第３図は本発明の
異なる実施例のＪＣＲＩ布後の断面図である。 １：Ｓｉチップ、２：リードフレームマウント部、第１
図 第２図 第３図
Claims (1)
- １）支持板上に固着された半導体基板の支持板への固着
面と逆側の表面に、その表面に露出したＰＮ接合を覆う
接合被覆樹脂を塗布する際に、半導体基板側面に接し、
高さが基板表面より高い枠体を備えることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19376288A JPH0243732A (ja) | 1988-08-03 | 1988-08-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19376288A JPH0243732A (ja) | 1988-08-03 | 1988-08-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0243732A true JPH0243732A (ja) | 1990-02-14 |
Family
ID=16313386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19376288A Pending JPH0243732A (ja) | 1988-08-03 | 1988-08-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0243732A (ja) |
-
1988
- 1988-08-03 JP JP19376288A patent/JPH0243732A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100222157B1 (ko) | 반도체 패키지 | |
| KR100902766B1 (ko) | 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지 | |
| JPH06295939A (ja) | 半導体装置 | |
| JPH0222540B2 (ja) | ||
| US5814882A (en) | Seal structure for tape carrier package | |
| US6525411B1 (en) | Semiconductor package and method of fabricating the same | |
| JPS63239826A (ja) | 半導体装置 | |
| JPH0243732A (ja) | 半導体装置の製造方法 | |
| US3780432A (en) | Method of establishing relatively insulated connections between conductor ends and an insulating substrate | |
| JPS63232447A (ja) | 半導体装置 | |
| JP2816084B2 (ja) | 半田塗布方法、半導体装置の製造方法およびスキージ | |
| JPH09129823A (ja) | 半導体装置 | |
| JP3522975B2 (ja) | 半導体装置 | |
| JPH02105446A (ja) | 混成集積回路 | |
| JPS6080258A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS6360533B2 (ja) | ||
| JPS6224650A (ja) | 半導体装置 | |
| JPH05267503A (ja) | 半導体装置 | |
| JPH0377354A (ja) | 半導体装置 | |
| JPH04247645A (ja) | 金属基板の実装構造 | |
| JPS63164346A (ja) | 混成集積回路 | |
| JPH0511661B2 (ja) | ||
| JPH01135052A (ja) | 半導体装置およびその製造方法 | |
| JPH027469Y2 (ja) | ||
| JPH01255230A (ja) | 半導体装置用セラミックス基板 |