JPH0245828Y2 - - Google Patents
Info
- Publication number
- JPH0245828Y2 JPH0245828Y2 JP2410684U JP2410684U JPH0245828Y2 JP H0245828 Y2 JPH0245828 Y2 JP H0245828Y2 JP 2410684 U JP2410684 U JP 2410684U JP 2410684 U JP2410684 U JP 2410684U JP H0245828 Y2 JPH0245828 Y2 JP H0245828Y2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- adder
- comparison circuit
- output
- target detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 4
- 238000012935 Averaging Methods 0.000 description 2
Landscapes
- Radar Systems Or Details Thereof (AREA)
Description
【考案の詳細な説明】
〔考案の技術分野〕
この考案は、レーダ信号処理における航空機等
の目標検出装置に関するものである。目標検出装
置はある１つの中点とするシフトレジスタの内容
からＮクロツク前のデータを加算器で和をとり平
均した値と、Ｎクロツク後のデータを加算器で和
をとり平均した値との比較をとり値の大きな方を
出力し、前記１つの中点とするシフトレジスタの
内容と比較回路によつて目標検出を行う装置であ
る。
の目標検出装置に関するものである。目標検出装
置はある１つの中点とするシフトレジスタの内容
からＮクロツク前のデータを加算器で和をとり平
均した値と、Ｎクロツク後のデータを加算器で和
をとり平均した値との比較をとり値の大きな方を
出力し、前記１つの中点とするシフトレジスタの
内容と比較回路によつて目標検出を行う装置であ
る。
この考案は、従来の目標検出装置において２つ
の加算器を使用していたものを１つ省略可能にし
た目標検出装置である。
の加算器を使用していたものを１つ省略可能にし
た目標検出装置である。
ここで、比較のため従来から用いられている目
標検出装置について説明する。第１図は従来から
用いられている目標検出装置ブロツク図の一例で
ある。第１図において入力データD1は１クロツ
クごとにシフトレジスタ１ａ〜１ｃに入力され
る。入力されたデータはそれぞれ加算器によつて
和及び平均され比較回路４に入力される。比較回
路４の出力はセレクタ３に入力されここで中点と
するシフトレジスタ１ｂから16クロツク前の平均
データと16クロツク後の平均データとの比較を
し、大きい方の値D2を出力する。その後ある１
クロツク現在中点とする値D3と前記大きい方の
値D2とを比較回路５により比較し、前記大きい
方の値D2よりある１クロツク現在中点とする値
D3の方が大きければ「１」を出力し目標物とみ
なす。
標検出装置について説明する。第１図は従来から
用いられている目標検出装置ブロツク図の一例で
ある。第１図において入力データD1は１クロツ
クごとにシフトレジスタ１ａ〜１ｃに入力され
る。入力されたデータはそれぞれ加算器によつて
和及び平均され比較回路４に入力される。比較回
路４の出力はセレクタ３に入力されここで中点と
するシフトレジスタ１ｂから16クロツク前の平均
データと16クロツク後の平均データとの比較を
し、大きい方の値D2を出力する。その後ある１
クロツク現在中点とする値D3と前記大きい方の
値D2とを比較回路５により比較し、前記大きい
方の値D2よりある１クロツク現在中点とする値
D3の方が大きければ「１」を出力し目標物とみ
なす。
この考案はシフトレジスタの利用方をかえるこ
とにより従来目標検出装置に使用している２つの
加算器について１つ省略可能であることを特徴と
している。
とにより従来目標検出装置に使用している２つの
加算器について１つ省略可能であることを特徴と
している。
第２図はこの考案である目標検出装置を示すブ
ロツク図である。
ロツク図である。
図において、６ａは第１のシフトレジスタ、６
ｂは第２のシフトレジスタ、６ｃは第３のシフト
レジスタ、７は加算器、８は第１の比較回路、９
はセレクタ、１０は第２の比較回路である。入力
信号Ｄ５は１クロツクごとに第１、第２のシフト
レジスタ６ａ，６ｂに入力される。入力されたデ
ータは加算器７によつて和及び平均され出力信号
D6を出力し、一方は第１の比較回路８及びセレ
クタ９に、もう一方は第３のシフトレジスタ６ｃ
にそれぞれ入力される。ここで第３のシフトレジ
スタ６ｃは、ある一つの中点とする第２のシフト
レジスタ６ｂから16クロツク前のデータ和の平均
値と対称な16クロツク後の平均値が出力されるよ
うタイミングをとるためシフトレジスタ個数を調
整している。その後、中点とする第２のシフトレ
ジスタ６ｂから16クロツク前の平均データと16ク
ロツク後の平均データを第１の比較回路８により
比較し、大きい方の値D7を出力する。第２の比
較回路１０ではセレクタの出力データD7よりあ
る１クロツク現在中点とする値D8の方が大きけ
れば「１」を出力し目標物とみなす。
ｂは第２のシフトレジスタ、６ｃは第３のシフト
レジスタ、７は加算器、８は第１の比較回路、９
はセレクタ、１０は第２の比較回路である。入力
信号Ｄ５は１クロツクごとに第１、第２のシフト
レジスタ６ａ，６ｂに入力される。入力されたデ
ータは加算器７によつて和及び平均され出力信号
D6を出力し、一方は第１の比較回路８及びセレ
クタ９に、もう一方は第３のシフトレジスタ６ｃ
にそれぞれ入力される。ここで第３のシフトレジ
スタ６ｃは、ある一つの中点とする第２のシフト
レジスタ６ｂから16クロツク前のデータ和の平均
値と対称な16クロツク後の平均値が出力されるよ
うタイミングをとるためシフトレジスタ個数を調
整している。その後、中点とする第２のシフトレ
ジスタ６ｂから16クロツク前の平均データと16ク
ロツク後の平均データを第１の比較回路８により
比較し、大きい方の値D7を出力する。第２の比
較回路１０ではセレクタの出力データD7よりあ
る１クロツク現在中点とする値D8の方が大きけ
れば「１」を出力し目標物とみなす。
以上の様に目標検出装置におけるシフトレジス
タの使用方を一部変えたことにより加算器の１つ
省略化が可能である。
タの使用方を一部変えたことにより加算器の１つ
省略化が可能である。
なお、この考案はGO−CFAR（Greatest of
Constant Falce Alarm Rate）について延べた
がこれに限られるものではない。
Constant Falce Alarm Rate）について延べた
がこれに限られるものではない。
第１図は従来から用いられている目標検出装置
の一例を示す図、第２図はこの考案による目標検
出装置を示す図である。 図中、１はシフトレジスタ、２は加算器、３は
セレクタ、４は比較回路、５は比較回路、６ａ，
６ｂ，６ｃは第１、第２、第３のシフトレジス
タ、７は加算器、８は第１の比較回路、９はセレ
クタ、１０は第２の比較回路である。
の一例を示す図、第２図はこの考案による目標検
出装置を示す図である。 図中、１はシフトレジスタ、２は加算器、３は
セレクタ、４は比較回路、５は比較回路、６ａ，
６ｂ，６ｃは第１、第２、第３のシフトレジス
タ、７は加算器、８は第１の比較回路、９はセレ
クタ、１０は第２の比較回路である。
Claims (1)
- レーダの受信ビデオを１クロツクごとにメモリ
していく第１のシフトレジスタとこのシフトレジ
スタの内容を１クロツクごとに和をとり平均する
加算器と、前記第１のシフトレジスタの出力をシ
フトし、中点を示す内容を出力する第２のシフト
レジスタと、前記加算器の出力をシフトする第３
のシフトレジスタと、前記加算器と第３のシフト
レジスタの出力のうち大なる方を選択する第１の
比較回路及びセレクタと、上記セレクタの出力と
前記第２のシフトレジスタの出力とを比較する第
２の比較回路とを備えた目標検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2410684U JPS60135679U (ja) | 1984-02-22 | 1984-02-22 | 目標検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2410684U JPS60135679U (ja) | 1984-02-22 | 1984-02-22 | 目標検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60135679U JPS60135679U (ja) | 1985-09-09 |
| JPH0245828Y2 true JPH0245828Y2 (ja) | 1990-12-04 |
Family
ID=30517951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2410684U Granted JPS60135679U (ja) | 1984-02-22 | 1984-02-22 | 目標検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60135679U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5008988B2 (ja) * | 2007-01-12 | 2012-08-22 | 日本無線株式会社 | レーダ装置 |
-
1984
- 1984-02-22 JP JP2410684U patent/JPS60135679U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60135679U (ja) | 1985-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04368071A (ja) | 映像信号における雑音検出アルゴリズム | |
| EP0833483A3 (en) | Phase comparator for demodulator using differential detection | |
| JPH0245828Y2 (ja) | ||
| EP0078052B2 (en) | Pal digital video signal processing arrangement | |
| JPS6231238A (ja) | 復調装置 | |
| JPH01151307A (ja) | デジタルｆｍ復調装置 | |
| EP0300826A2 (en) | Digital data detector | |
| JPH0821859B2 (ja) | Ｄ／ａ変換方式 | |
| JPH09168035A (ja) | 伝送データ整形装置 | |
| JPH05336534A (ja) | レベル検出回路 | |
| JP2927278B2 (ja) | 不連続信号内挿回路 | |
| US7002997B2 (en) | Interpolation filter structure | |
| JPS61267480A (ja) | デジタルテレビジョン信号処理装置用のクロック発生回路 | |
| JPS62184476U (ja) | ||
| JPS63288503A (ja) | Ｆｍ復調器 | |
| KR100212065B1 (ko) | 에이엠피에스시스템에서의 에프엠 디지털 데이터 복조를 위한 심볼동기회로 | |
| JP3252298B2 (ja) | サンプリングレートコンバータ | |
| JPH06291553A (ja) | Ｆｍ復調器 | |
| JPS62144492A (ja) | ブレ−ク率自動補正用ブレ−ク時間計算回路 | |
| SU1550514A1 (ru) | Волновой цифровой интегратор | |
| JP2905212B2 (ja) | デジタルレベル検出器 | |
| JP2802711B2 (ja) | 輪郭補正装置 | |
| JPS6262611A (ja) | デイジタル補間フイルタ回路 | |
| JPS61144931A (ja) | 逓倍サンプリング回路 | |
| JPS61208388A (ja) | デイジタル色度信号用デイジタル利得制御集積回路 |