JPH0245842B2 - - Google Patents
Info
- Publication number
- JPH0245842B2 JPH0245842B2 JP58223724A JP22372483A JPH0245842B2 JP H0245842 B2 JPH0245842 B2 JP H0245842B2 JP 58223724 A JP58223724 A JP 58223724A JP 22372483 A JP22372483 A JP 22372483A JP H0245842 B2 JPH0245842 B2 JP H0245842B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- input terminal
- input
- flowing
- detection transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 49
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は電流検出回路に係り、特に第１の入力
電流と第２の入力電流との差電流を検出する回路
に関する。
電流と第２の入力電流との差電流を検出する回路
に関する。
従来、第１の入力電流と第２の入力電流との差
電流を検出する回路として、第１図に示すような
電流検出回路がある。
電流を検出する回路として、第１図に示すような
電流検出回路がある。
第１図において、カレントミラー回路１の入力
端子は、第１の電流入力端子２へ接続され、この
カレントミラー回路１の出力は第２の電流入力端
子３へ接続されているとともに、電流検出用トラ
ンジスタ４のエミツタにも接続され、また電流検
出用トランジスタ４のベースはバイアス電源５へ
接続され、電流検出トランジスタ４のコレクタは
出力端子６へ接続されている。
端子は、第１の電流入力端子２へ接続され、この
カレントミラー回路１の出力は第２の電流入力端
子３へ接続されているとともに、電流検出用トラ
ンジスタ４のエミツタにも接続され、また電流検
出用トランジスタ４のベースはバイアス電源５へ
接続され、電流検出トランジスタ４のコレクタは
出力端子６へ接続されている。
このような構成になつているため、第１の電流
入力端子２に流れる第１の入力電流はカレントミ
ラー回路１の入力端子に流れ、カレントミラー回
路１の出力端子からは第１の電流入力端子に流れ
た第１の入力電流と等しい電流が取り出される。
一方、カレントミラー回路１の出力端子は第２の
電流入力端子３と電流検出用トランジスタ４のエ
ミツタへ接続されているため、第２の電流入力端
子３に流れる第２の入力電流の方が前記第１の入
力電流より大きいときには、両者の差電流分だけ
電流検出用トランジスタ４のコレクタへ接続され
た出力端子６からこの電流が取り出されていた。
ここで、バイアス電源５は電流検出用トランジス
タ４のベースへバイアス電圧を供給するためのも
のである。
入力端子２に流れる第１の入力電流はカレントミ
ラー回路１の入力端子に流れ、カレントミラー回
路１の出力端子からは第１の電流入力端子に流れ
た第１の入力電流と等しい電流が取り出される。
一方、カレントミラー回路１の出力端子は第２の
電流入力端子３と電流検出用トランジスタ４のエ
ミツタへ接続されているため、第２の電流入力端
子３に流れる第２の入力電流の方が前記第１の入
力電流より大きいときには、両者の差電流分だけ
電流検出用トランジスタ４のコレクタへ接続され
た出力端子６からこの電流が取り出されていた。
ここで、バイアス電源５は電流検出用トランジス
タ４のベースへバイアス電圧を供給するためのも
のである。
ところで、第１の電流入力端子２に流れる第１
の入力電流の方が第２の電流入力端子３に流れる
第２の入力電流より大きい場合は、電流検出用ト
ランジスタ４はカツトオフとなり、出力に電流は
流れない。この電流検出回路では、第２の電流入
力端子３に流れる第２の入力電流の方が第１の電
流入力端子２に流れる第１の入力電流より大きい
場合にだけ両者の差電流を取り出すことができバ
イアス電源が必要となる欠点があつた。
の入力電流の方が第２の電流入力端子３に流れる
第２の入力電流より大きい場合は、電流検出用ト
ランジスタ４はカツトオフとなり、出力に電流は
流れない。この電流検出回路では、第２の電流入
力端子３に流れる第２の入力電流の方が第１の電
流入力端子２に流れる第１の入力電流より大きい
場合にだけ両者の差電流を取り出すことができバ
イアス電源が必要となる欠点があつた。
本発明の目的は、このような欠点をなくし、バ
イアス電源の不要な電流検出回路を提供すること
にある。
イアス電源の不要な電流検出回路を提供すること
にある。
本発明は、カレントミラー回路と電流検出用ト
ランジスタとを備え、前記カレントミラー回路の
入力端子から前記電流検出用トランジスタのエミ
ツタと第１の電流入力端子とへ接続し、前記カレ
ントミラー回路の出力端子から前記電流検出用ト
ランジスタのベースと第２の電流入力端子とへ接
続し、前記電流検出用トランジスタのコレクタか
ら出力電流を取り出すように構成されていること
を特徴とする電流検出回路にある。
ランジスタとを備え、前記カレントミラー回路の
入力端子から前記電流検出用トランジスタのエミ
ツタと第１の電流入力端子とへ接続し、前記カレ
ントミラー回路の出力端子から前記電流検出用ト
ランジスタのベースと第２の電流入力端子とへ接
続し、前記電流検出用トランジスタのコレクタか
ら出力電流を取り出すように構成されていること
を特徴とする電流検出回路にある。
次に図面を参照しながら本発明を詳細に説明す
る。
る。
第２図は本発明の第１の実施例の電流検出回路
を示す回路図である。第２図において、カレント
ミラー回路１の入力端子はダイオード７を介して
第１の電流入力端子２と電流検出用トランジスタ
４のエミツタへ接続され、カレントミラー回路１
の出力端子は第２の電流入力端子３と電流検出用
トランジスタ４のベースに接続され、電流検出用
トランジスタ４のコレクタは出力端子６へ接続さ
れている。
を示す回路図である。第２図において、カレント
ミラー回路１の入力端子はダイオード７を介して
第１の電流入力端子２と電流検出用トランジスタ
４のエミツタへ接続され、カレントミラー回路１
の出力端子は第２の電流入力端子３と電流検出用
トランジスタ４のベースに接続され、電流検出用
トランジスタ４のコレクタは出力端子６へ接続さ
れている。
本電流検出回路においては、第１の電流入力端
子２が電流検出用トランジスタ４のエミツタに接
続されているとともに、ダイオード７を介してカ
レントミラー回路１の入力端子へ接続されている
ため、次式が成立する。
子２が電流検出用トランジスタ４のエミツタに接
続されているとともに、ダイオード７を介してカ
レントミラー回路１の入力端子へ接続されている
ため、次式が成立する。
I1＝I2＋I3 …(1)
ここで、I1；第１の電流入力端子２に流れる電
流、I2；カレント・ミラー回路の入力端子に流れ
る電流、I3；電流検出用トランジスタ４に流れる
電流、 またカレントミラー回路１の入力端子に流れる
電流I2と等しい電流I2がカレントミラー回路１の
出力端子より取り出されている。
流、I2；カレント・ミラー回路の入力端子に流れ
る電流、I3；電流検出用トランジスタ４に流れる
電流、 またカレントミラー回路１の入力端子に流れる
電流I2と等しい電流I2がカレントミラー回路１の
出力端子より取り出されている。
一方、第２の電流入力端子３に流れる電流をI4
とするとI2＞I4の場合は、I2とI4の差電流が電流
検出用トランジスタ４を駆動し、電流検出用トラ
ンジスタ４に流れる電流I3が増加するとともに、
カレントミラー回路１の入力端子に流れる電流I2
は減少する。逆に、I2＜I4の場合は、電流検出用
トランジスタ４に流れる電流I3が減少し、一方カ
レントミラー回路１の入力端子に流れる電流I2は
増加することになり、結局 I2＝I4 …(2) となる。よつて、前記(1)式と(2)式より、 I3＝I1−I4 …(3) となる。すなわち、出力端子６からは、第１の電
流入力端子２に流れた入力電流と第２の電流入力
端子３に流れた入力電流との差電流が取り出され
ることになる。
とするとI2＞I4の場合は、I2とI4の差電流が電流
検出用トランジスタ４を駆動し、電流検出用トラ
ンジスタ４に流れる電流I3が増加するとともに、
カレントミラー回路１の入力端子に流れる電流I2
は減少する。逆に、I2＜I4の場合は、電流検出用
トランジスタ４に流れる電流I3が減少し、一方カ
レントミラー回路１の入力端子に流れる電流I2は
増加することになり、結局 I2＝I4 …(2) となる。よつて、前記(1)式と(2)式より、 I3＝I1−I4 …(3) となる。すなわち、出力端子６からは、第１の電
流入力端子２に流れた入力電流と第２の電流入力
端子３に流れた入力電流との差電流が取り出され
ることになる。
ここで、ダイオード７はカレントミラー回路１
の出力端子の動作を、カレントミラー回路が正常
に動作する範囲に保つための電圧降下回路として
動作している。一方、電流検出用トランジスタ４
のベースがカレントミラー回路１の出力端子に接
続されているため、電流検出用トランジスタ４の
ベース・バイアス電流もカレントミラー回路１の
出力端子に流れる結果、検出される差電流に誤差
を与えることとなるが、電流検出用トランジスタ
４の直流電流増幅率hFEを約100以上に選べば通常
は問題とならない。特に高精度の動作が必要であ
れば、電流検出用トランジスタ４をダーリントン
接続された２つ以上のトランジスタに置き換えれ
ばよい。
の出力端子の動作を、カレントミラー回路が正常
に動作する範囲に保つための電圧降下回路として
動作している。一方、電流検出用トランジスタ４
のベースがカレントミラー回路１の出力端子に接
続されているため、電流検出用トランジスタ４の
ベース・バイアス電流もカレントミラー回路１の
出力端子に流れる結果、検出される差電流に誤差
を与えることとなるが、電流検出用トランジスタ
４の直流電流増幅率hFEを約100以上に選べば通常
は問題とならない。特に高精度の動作が必要であ
れば、電流検出用トランジスタ４をダーリントン
接続された２つ以上のトランジスタに置き換えれ
ばよい。
また、第１の電流入力端子２に流れる第１の入
力電流の方が第２の電流入力端子３に流れる第２
の入力電流より小さい場合は、電流検出用トラン
ジスタ４はカツトオフとなり、出力に電流は流れ
ない。
力電流の方が第２の電流入力端子３に流れる第２
の入力電流より小さい場合は、電流検出用トラン
ジスタ４はカツトオフとなり、出力に電流は流れ
ない。
このように、本発明の第１の実施例の電流検出
回路によつて、第２の電流入力端子３に流れる第
２の入力電流の方が第１の電流入力端子２に流れ
る第１の入力電流より小さい場合に、両者の差電
流を取り出すことができ、しかもバイアス電源が
必要とならないという利点がある。
回路によつて、第２の電流入力端子３に流れる第
２の入力電流の方が第１の電流入力端子２に流れ
る第１の入力電流より小さい場合に、両者の差電
流を取り出すことができ、しかもバイアス電源が
必要とならないという利点がある。
第３図は本発明の第２の実施例の電流検出回路
を示す回路図である。第３図に示す第２の実施例
は、第２図に示した第１の実施例より電流検出用
トランジスタ４の導電形式が異なり、さらに電流
検出用トランジスタ４のベースと第２の電流入力
端子３の共通接続点とカレントミラー回路１の出
力端子との間のダイオード７がなくなり、第１の
電流入力端子２と第２の電流入力端子３との間に
ダイオード８が接続され、その他は同様である。
を示す回路図である。第３図に示す第２の実施例
は、第２図に示した第１の実施例より電流検出用
トランジスタ４の導電形式が異なり、さらに電流
検出用トランジスタ４のベースと第２の電流入力
端子３の共通接続点とカレントミラー回路１の出
力端子との間のダイオード７がなくなり、第１の
電流入力端子２と第２の電流入力端子３との間に
ダイオード８が接続され、その他は同様である。
ここで、第１の電流入力端子２と第２の電流入
力端子３との間に、ダイオード８が接続されてお
り、そのダイオード８の方向が電流検出用トラン
ジスタのベース・エミツタ間の導通方向とは逆方
向に選ばれている。
力端子３との間に、ダイオード８が接続されてお
り、そのダイオード８の方向が電流検出用トラン
ジスタのベース・エミツタ間の導通方向とは逆方
向に選ばれている。
第３図に示した本発明の実施例の電流検出回路
において、第２の電流入力端子３に流れる入力電
流の方が第１の電流入力端子２に流れる第１の入
力電流より大きい場合はダイオード８は逆バイア
スとなり、第２の電流入力端子３に流れた第２の
入力電流はカレントミラー回路１の出力端子に流
れる。このため、カレントミラー回路１の入力端
子からは、第２の入力電流と等しい電流が取り出
されるため、電流検出用トランジスタ４には第１
の入力電流と第２の入力電流との差電流が流れ、
電流検出用トランジスタ４のコレクタに接続され
た出力端子６よりこの差電流が取り出されてい
る。
において、第２の電流入力端子３に流れる入力電
流の方が第１の電流入力端子２に流れる第１の入
力電流より大きい場合はダイオード８は逆バイア
スとなり、第２の電流入力端子３に流れた第２の
入力電流はカレントミラー回路１の出力端子に流
れる。このため、カレントミラー回路１の入力端
子からは、第２の入力電流と等しい電流が取り出
されるため、電流検出用トランジスタ４には第１
の入力電流と第２の入力電流との差電流が流れ、
電流検出用トランジスタ４のコレクタに接続され
た出力端子６よりこの差電流が取り出されてい
る。
一方、第２の電流入力端子３に流れる第２の入
力電流I2の方が第１の電流入力端子２に流れる第
１の入力電流I1より小さい場合は、ダイオード８
に電流I3が流れ、電流検出用トランジスタ４はカ
ツトオフとなり出力端子６には電流が流れない。
力電流I2の方が第１の電流入力端子２に流れる第
１の入力電流I1より小さい場合は、ダイオード８
に電流I3が流れ、電流検出用トランジスタ４はカ
ツトオフとなり出力端子６には電流が流れない。
ここでダイオード８に流れる電流をI5とすると
このI5は次式のようになる。
このI5は次式のようになる。
I5＝（I1−I4）／２ …(4)
すなわち、カレントミラー回路１の出力端子に
は第２の入力電流I4とダイオード８に流れる電流
I5と合計の電流〔I4＋I5〕が流れるため、カレン
トミラー回路１の入力端子にも〔I4＋I5〕の電流
が流れ、この電流とダイオード８に流れる電流I5
の合計が第１の入力電流I1と等しくなつて回路は
バランスしている。すなわち、 〔I4＋I5〕＋I5＝〔I4＋（I1−I4）／２〕 ＋（I4−I4）／２＝I1 …(5) このようにダイオード８は回路のバランスを保
つ働きをしている。
は第２の入力電流I4とダイオード８に流れる電流
I5と合計の電流〔I4＋I5〕が流れるため、カレン
トミラー回路１の入力端子にも〔I4＋I5〕の電流
が流れ、この電流とダイオード８に流れる電流I5
の合計が第１の入力電流I1と等しくなつて回路は
バランスしている。すなわち、 〔I4＋I5〕＋I5＝〔I4＋（I1−I4）／２〕 ＋（I4−I4）／２＝I1 …(5) このようにダイオード８は回路のバランスを保
つ働きをしている。
以上説明したように、本発明によれば、第１の
電流入力端子に流れる第１の入力電流の方が、第
２の電流入力端子に流れる第２の入力電流より小
さい場合に、両者の差電流を取り出すことがで
き、しかもバイアス電源は必要とならない等の効
果が得られる。
電流入力端子に流れる第１の入力電流の方が、第
２の電流入力端子に流れる第２の入力電流より小
さい場合に、両者の差電流を取り出すことがで
き、しかもバイアス電源は必要とならない等の効
果が得られる。
第１図は従来の電流検出回路を示す回路図、第
２図は本発明の第１の実施例の電流検出回路を示
す回路図、第３図は本発明の第２の実施例の電流
検出回路を示す回路図である。 尚図において、１……カレントミラー回路、２
……第１の電流入力端子、３……第２の電流入力
端子、４……電流検出用トランジスタ、５……バ
イアス電源、６……出力端子、７，８……ダイオ
ード。
２図は本発明の第１の実施例の電流検出回路を示
す回路図、第３図は本発明の第２の実施例の電流
検出回路を示す回路図である。 尚図において、１……カレントミラー回路、２
……第１の電流入力端子、３……第２の電流入力
端子、４……電流検出用トランジスタ、５……バ
イアス電源、６……出力端子、７，８……ダイオ
ード。
Claims (1)
- １ カレントミラー回路と電流検出用トランジス
タとを備え、前記カレントミラー回路の入力端子
から前記電流検出用トランジスタのエミツタと第
１の電流入力端子とへ接続し、前記カレントミラ
ー回路の出力端子から前記電流検出用トランジス
タのベースと第２の電流入力端子とへ接続し、前
記電流検出用トランジスタのコレクタから出力電
流を取り出すように構成されていることを特徴と
する電流検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58223724A JPS60116210A (ja) | 1983-11-28 | 1983-11-28 | 電流検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58223724A JPS60116210A (ja) | 1983-11-28 | 1983-11-28 | 電流検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60116210A JPS60116210A (ja) | 1985-06-22 |
| JPH0245842B2 true JPH0245842B2 (ja) | 1990-10-12 |
Family
ID=16802683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58223724A Granted JPS60116210A (ja) | 1983-11-28 | 1983-11-28 | 電流検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60116210A (ja) |
-
1983
- 1983-11-28 JP JP58223724A patent/JPS60116210A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60116210A (ja) | 1985-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3697679B2 (ja) | 安定化電源回路 | |
| JPH04227104A (ja) | 増幅回路 | |
| JPH0245842B2 (ja) | ||
| US5477171A (en) | Full wave rectifier using current mirror bridge | |
| JPH0321927B2 (ja) | ||
| JPH0158684B2 (ja) | ||
| JPH0145242B2 (ja) | ||
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JPH0522873B2 (ja) | ||
| JPS59108411A (ja) | 電流源回路 | |
| JPH0753297Y2 (ja) | 差動増幅回路 | |
| JPH0210664Y2 (ja) | ||
| JPS62254218A (ja) | 定電流回路 | |
| JPH0252884B2 (ja) | ||
| JPS60187262A (ja) | 全波整流回路 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPS6040963A (ja) | 電流検出回路 | |
| JP2517667B2 (ja) | 整流回路 | |
| JPH0152929B2 (ja) | ||
| JPH0122256Y2 (ja) | ||
| JP2661138B2 (ja) | 電流増幅回路 | |
| JPS6216015Y2 (ja) | ||
| JPS6325769Y2 (ja) | ||
| JPS6080307A (ja) | 電流反転回路 | |
| JPS5992604A (ja) | 検波回路 |