JPH0522873B2 - - Google Patents
Info
- Publication number
- JPH0522873B2 JPH0522873B2 JP58172536A JP17253683A JPH0522873B2 JP H0522873 B2 JPH0522873 B2 JP H0522873B2 JP 58172536 A JP58172536 A JP 58172536A JP 17253683 A JP17253683 A JP 17253683A JP H0522873 B2 JPH0522873 B2 JP H0522873B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- input terminal
- input
- mirror circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】
本発明は電流検出回路、特にカレントミラー回
路を用いて第１の入力電流と第２の入力電流との
差電流を検出することのできる電流検出回路に関
する。
路を用いて第１の入力電流と第２の入力電流との
差電流を検出することのできる電流検出回路に関
する。
従来、第１の入力電流と第２の入力電流との差
電流を検出する回路として第１図に示すような電
流検出回路が公知である。
電流を検出する回路として第１図に示すような電
流検出回路が公知である。
第１図において、カレント・ミラー回路１の入
力端１０は第１の電流入力端子２へ接続され、カ
レント・ミラー回路１の出力端１１は第２の電流
入力端子３へ接続されている。出力端１１はさら
に電流検出用トランジスタ４のエミツタに接続さ
れている。
力端１０は第１の電流入力端子２へ接続され、カ
レント・ミラー回路１の出力端１１は第２の電流
入力端子３へ接続されている。出力端１１はさら
に電流検出用トランジスタ４のエミツタに接続さ
れている。
電流検出用トランジスタ４のベースはバイアス
電源５へ接続され、そのコレクタは出力端子６に
接続されている。
電源５へ接続され、そのコレクタは出力端子６に
接続されている。
このような構成になつているため、第１の電流
入力端子に流れる第１の入力電流はカレント・ミ
ラー回路１の入力端子１０に流れ、カレント・ミ
ラー回路１の出力端１１からは第１の電流入力端
子２に流れた第１の入力電流と等しい電流が取り
出される。万一、カレント・ミラー回路１の出力
１１は第２の電流入力端子３と電流検出用トラン
ジスタ４のエミツタへ接続されているため、第２
の電流入力端子３に流れる第２の入力電流の方が
前記第１の入力電流より大きいときには両者の差
電流分だけ電流検出用トランジスタ４のコレクタ
へ接続された出力端子６より該電流が取り出され
る。ここで、バイアス電源５は電流検出用トラン
ジスタ４のベースへバイアス電圧を供給するため
のものである。第１の電流入力端子２に流れる第
１の入力電流の方が第２の電流入力端子３に流れ
る第２の入力電流より大きい場合は、電流検出用
トランジスタ４はカツトオフとなり出力端子６に
電流は流れない。
入力端子に流れる第１の入力電流はカレント・ミ
ラー回路１の入力端子１０に流れ、カレント・ミ
ラー回路１の出力端１１からは第１の電流入力端
子２に流れた第１の入力電流と等しい電流が取り
出される。万一、カレント・ミラー回路１の出力
１１は第２の電流入力端子３と電流検出用トラン
ジスタ４のエミツタへ接続されているため、第２
の電流入力端子３に流れる第２の入力電流の方が
前記第１の入力電流より大きいときには両者の差
電流分だけ電流検出用トランジスタ４のコレクタ
へ接続された出力端子６より該電流が取り出され
る。ここで、バイアス電源５は電流検出用トラン
ジスタ４のベースへバイアス電圧を供給するため
のものである。第１の電流入力端子２に流れる第
１の入力電流の方が第２の電流入力端子３に流れ
る第２の入力電流より大きい場合は、電流検出用
トランジスタ４はカツトオフとなり出力端子６に
電流は流れない。
このように、第１図に示した従来の電流検出回
路は、第２の電流入力端子３に流れる第２の入力
電流の方が第１の電流入力端子２に流れる第１の
入力電流より大きい場合には両者の差電流を取り
出すことができていた。
路は、第２の電流入力端子３に流れる第２の入力
電流の方が第１の電流入力端子２に流れる第１の
入力電流より大きい場合には両者の差電流を取り
出すことができていた。
しかし、第１図の電流検出回路においては、バ
イアス電源５が必要となる欠点があり、また、出
力端子６から取り出すことのできる差電流は、第
２の電流入力端子３に流れる第２の入力電流の方
が第１の電流入力端子２に流れる第１の入力電流
より大きいときのみであつた。
イアス電源５が必要となる欠点があり、また、出
力端子６から取り出すことのできる差電流は、第
２の電流入力端子３に流れる第２の入力電流の方
が第１の電流入力端子２に流れる第１の入力電流
より大きいときのみであつた。
本発明の目的はバイアス電圧源を不要にした電
流検出回路を提供することにある。
流検出回路を提供することにある。
本発明の他の目的は、一方の入力電流の方が大
きい場合でも他方の入力電流の方が大きい場合で
も、それらの差電流を検出し得る電流検出回路を
提供することにある。
きい場合でも他方の入力電流の方が大きい場合で
も、それらの差電流を検出し得る電流検出回路を
提供することにある。
本発明は、カレントミラー回路と二つのトラン
ジスタとを設け、一方のトランジスタのベースと
他方のトランジスタのエミツタをカレントミラー
回路の入力端に結合し、他方のトランジスタのベ
ースと一方のトランジスタのエミツタをカレント
ミラー回路の出力端に結合し、両トランジスタの
コレクタを検出出力としたことを特徴とする。
ジスタとを設け、一方のトランジスタのベースと
他方のトランジスタのエミツタをカレントミラー
回路の入力端に結合し、他方のトランジスタのベ
ースと一方のトランジスタのエミツタをカレント
ミラー回路の出力端に結合し、両トランジスタの
コレクタを検出出力としたことを特徴とする。
以下、図面を参照して本発明の実施例を詳細に
説明する。
説明する。
第２図は本発明の一実施例による電流検出回路
を示す。第２図において、カレントミラー回路１
の入力端子１０は第１の電流検出用トランジスタ
４のベースへ接続され、さらにダイオード８を介
して第１の電流入力端子２と第２の電流検出用ト
ランジスタ７のエミツタとへ接続される。カレン
トミラー回路１の出力端１１は第２の電流入力端
子３へ接続されるとともに第１の電流検出用トラ
ンジスタ４のエミツタと第２の電流検出用トラン
ジスタ７のベースとへ共通に接続される。第１の
電流検出用トランジスタ４と第２の出力検出用ト
ランジスタ７とのコレクタは出力端子６へ共通接
続されている。
を示す。第２図において、カレントミラー回路１
の入力端子１０は第１の電流検出用トランジスタ
４のベースへ接続され、さらにダイオード８を介
して第１の電流入力端子２と第２の電流検出用ト
ランジスタ７のエミツタとへ接続される。カレン
トミラー回路１の出力端１１は第２の電流入力端
子３へ接続されるとともに第１の電流検出用トラ
ンジスタ４のエミツタと第２の電流検出用トラン
ジスタ７のベースとへ共通に接続される。第１の
電流検出用トランジスタ４と第２の出力検出用ト
ランジスタ７とのコレクタは出力端子６へ共通接
続されている。
第２図に示した電流検出回路において、第１の
電流入力端子２は第２の電流検出用トランジスタ
７のエミツタへ接続されているとともに、ダイオ
ード８を介して、第１の電流検出用トランジスタ
４のベースとカレントミラー回路１の入力端１０
に接続されているため、次式が成立する。
電流入力端子２は第２の電流検出用トランジスタ
７のエミツタへ接続されているとともに、ダイオ
ード８を介して、第１の電流検出用トランジスタ
４のベースとカレントミラー回路１の入力端１０
に接続されているため、次式が成立する。
I1＝I2＋I3 ……
ここで、
I1：第１の電流入力端子２に流れる電流
I2：カレントミラー回路１の入力端１０に流れ
る電流 I3：第２の電流検出用トランジスタ７に流れる
電流 また、カレントミラー回路１の入力端１０に流
れる電流I2と等しい電流I2がカレント・ミラー回
路１の出力端１１より取り出されるため、次式
が成立する。
る電流 I3：第２の電流検出用トランジスタ７に流れる
電流 また、カレントミラー回路１の入力端１０に流
れる電流I2と等しい電流I2がカレント・ミラー回
路１の出力端１１より取り出されるため、次式
が成立する。
I4＝I2＋I5 ……
ここで、
I4：第２の電流入力端子３に流れる電流
I2：カレント・ミラー回路１の出力端１１に流
れる電流 I5：第１の電流検出用トランジスタ４に流れる
電流 I1＜I4のときには、第２の電流検出用トランジ
スタ７はカツト・オフとなるため、I3＝０であ
る。従つて、 I1＝I2 …… となり、式および式より I5＝I4−I1 …… となる。すなわち、出力端子６からは、第１の電
流検出用トランジスタ４に流れた電流であつて、
第２の電流入力端子３の入力電流I4と第１の電流
入力端子２の入力電流I1の差電流が取り出される
ことになる。
れる電流 I5：第１の電流検出用トランジスタ４に流れる
電流 I1＜I4のときには、第２の電流検出用トランジ
スタ７はカツト・オフとなるため、I3＝０であ
る。従つて、 I1＝I2 …… となり、式および式より I5＝I4−I1 …… となる。すなわち、出力端子６からは、第１の電
流検出用トランジスタ４に流れた電流であつて、
第２の電流入力端子３の入力電流I4と第１の電流
入力端子２の入力電流I1の差電流が取り出される
ことになる。
逆に、I1＞I4のときは、第１の電流検出用トラ
ンジスタ４がカツト・オフとなるため、I5＝０で
ある。
ンジスタ４がカツト・オフとなるため、I5＝０で
ある。
従つて、
I4＝I2 ……
であり、式および式より
I3＝I1−I4 ……
となる。すなわち、出力端子６からは第２の電流
検出用トランジスタ７に流れた電流であつて、第
１の電流入力端子２の入力電流I1と第２の電流入
力端子３の入力電流I4の差電流が取り出されるこ
とになる。
検出用トランジスタ７に流れた電流であつて、第
１の電流入力端子２の入力電流I1と第２の電流入
力端子３の入力電流I4の差電流が取り出されるこ
とになる。
ここで、ダイオード８はカレントミラー回路１
の出力端子１１の動作点をカレントミラー回路１
が正常に動作する範囲に保つための電圧降下回路
として動作している。第１および第２の電流検出
用トランジスタ４，７のベースがカレントミラー
回路１の入力端子１０および出力端１１にそれぞ
れ接続されているため第１、第２の電流検出用ト
ランジスタ４，７がオンしているときのベース・
バイアス電流もカレント・ミラー回路１の入力端
１０または出力端子１１に流れる結果、検出され
る差電流に誤差を与えることとなる。しかしなが
ら、第１および第２の電流検出用トランジスタ
４，７のhFEを約100以上に選べば通常は問題とな
らない。高精度の動作が必要であれば、第１およ
び第２の電流検出用トランジスタ４，７をダーリ
ントン接続された２ヶ以上のトランジスタに置き
換えればよい。
の出力端子１１の動作点をカレントミラー回路１
が正常に動作する範囲に保つための電圧降下回路
として動作している。第１および第２の電流検出
用トランジスタ４，７のベースがカレントミラー
回路１の入力端子１０および出力端１１にそれぞ
れ接続されているため第１、第２の電流検出用ト
ランジスタ４，７がオンしているときのベース・
バイアス電流もカレント・ミラー回路１の入力端
１０または出力端子１１に流れる結果、検出され
る差電流に誤差を与えることとなる。しかしなが
ら、第１および第２の電流検出用トランジスタ
４，７のhFEを約100以上に選べば通常は問題とな
らない。高精度の動作が必要であれば、第１およ
び第２の電流検出用トランジスタ４，７をダーリ
ントン接続された２ヶ以上のトランジスタに置き
換えればよい。
以上説明したように、本発明による電流検出回
路は、第１の電流入力端子２に流れる第１の入力
電流と第２の電流入力端子３に流れる第２の入力
電流の大きさに係わらず両者の差電流を取り出す
ことができ、しかもバイアス電源が必要とならな
い利点がある。
路は、第１の電流入力端子２に流れる第１の入力
電流と第２の電流入力端子３に流れる第２の入力
電流の大きさに係わらず両者の差電流を取り出す
ことができ、しかもバイアス電源が必要とならな
い利点がある。
第３図に本発明の他の実施例を示す。第３図は
第２図における第１、第２の電流検出用トランジ
スタ４，７の導電型が逆であるためこれらのベー
スとエミツタを逆に接続したものである。すなわ
ち、カレントミラー回路１の入力端１０はトラン
ジスタ４のエミツタに接続され、さらにダイオー
ド８を介して第１の電流入力端子２と第２の電流
検出用トランジスタ７のベースとへ接続されてい
る。カレントミラー回路１の出力端１１は第２の
電流入力端子３へ接続されているとともに第１の
電流検出用トランジスタ４のベースと第２の電流
検出用トランジスタ７のエミツタとへ共通に接続
されている。第１の電流検出用トランジスタ４と
第２の電流検出用トランジスタ７とのコレクタは
出力端子６へ共通に接続されている。
第２図における第１、第２の電流検出用トランジ
スタ４，７の導電型が逆であるためこれらのベー
スとエミツタを逆に接続したものである。すなわ
ち、カレントミラー回路１の入力端１０はトラン
ジスタ４のエミツタに接続され、さらにダイオー
ド８を介して第１の電流入力端子２と第２の電流
検出用トランジスタ７のベースとへ接続されてい
る。カレントミラー回路１の出力端１１は第２の
電流入力端子３へ接続されているとともに第１の
電流検出用トランジスタ４のベースと第２の電流
検出用トランジスタ７のエミツタとへ共通に接続
されている。第１の電流検出用トランジスタ４と
第２の電流検出用トランジスタ７とのコレクタは
出力端子６へ共通に接続されている。
第３図に示した電流検出回路において、第１の
電流入力端子２は第２の電流検出用トランジスタ
７のベースへ接続されているとともに、ダイオー
ド８を介して、第１の電流検出用トランジスタ４
のエミツタとカレントミラー回路１の入力端１０
に接続されているため、次式が成立する。
電流入力端子２は第２の電流検出用トランジスタ
７のベースへ接続されているとともに、ダイオー
ド８を介して、第１の電流検出用トランジスタ４
のエミツタとカレントミラー回路１の入力端１０
に接続されているため、次式が成立する。
I′2＝I′1＋I′5 ……
ここで、
I′1：第１の電流入力端子２に流れる電流
I′2：カレントミラー回路１の入力端１０に流
れる電流 I′5：第１の電流検出用トランジスタ４に流れ
る電流 カレントミラー回路１の入力端子１０に流れる
電流I′2と等しい電流I′2がカレント・ミラー回路
１の出力端１１より取り出されるため、次式が
成立する。
れる電流 I′5：第１の電流検出用トランジスタ４に流れ
る電流 カレントミラー回路１の入力端子１０に流れる
電流I′2と等しい電流I′2がカレント・ミラー回路
１の出力端１１より取り出されるため、次式が
成立する。
I′2＝I′4＋I′3 ……
ここで、
I′4：第２の電流入力端子３に流れる電流
I′2：カレント・ミラー回路１の出力端１１に
流れる電流 I′3：第２の電流検出用トランジスタ７に流れ
る電流 I′1＜I′4のときには第２の電流検出用トランジ
スタ７はカツト・オフとなるため、I′3＝０であ
る。従つて、 I′4＝I′2 …… となり、および式より I′5＝I′4−I′1 ……10 となる。すなわち出力端子６からは、第１の電流
検出用トランジスタ４に流れた電流であつて、第
２の電流入力端子３の入力電流I′4と第１の電流
入力端子２の入力電流I′1の差電流が取り出され
ることになる。
流れる電流 I′3：第２の電流検出用トランジスタ７に流れ
る電流 I′1＜I′4のときには第２の電流検出用トランジ
スタ７はカツト・オフとなるため、I′3＝０であ
る。従つて、 I′4＝I′2 …… となり、および式より I′5＝I′4−I′1 ……10 となる。すなわち出力端子６からは、第１の電流
検出用トランジスタ４に流れた電流であつて、第
２の電流入力端子３の入力電流I′4と第１の電流
入力端子２の入力電流I′1の差電流が取り出され
ることになる。
逆に、I′1＞I′4のときは、第１の電流検出用ト
ランジスタ４がカツト・オフとなるためI′5＝０
である。
ランジスタ４がカツト・オフとなるためI′5＝０
である。
従つて、
I′1＝I′2 ……11
となり、および11式より
I′3＝I′1−I′4 ……12
となる。すなわち、出力端子６からは第２の電流
検出用トランジスタ７に流れた電流であつて、第
１の電流入力端子２の入力電流I′1と第２の電流
入力端子３の入力電流I′4の差電流が取り出され
ることになる。
検出用トランジスタ７に流れた電流であつて、第
１の電流入力端子２の入力電流I′1と第２の電流
入力端子３の入力電流I′4の差電流が取り出され
ることになる。
ダイオード８はカレントミラー回路１の出力端
１１の動作点をカレントミラー回路１が正常に動
作する範囲に保つための電圧降下回路として動作
している。
１１の動作点をカレントミラー回路１が正常に動
作する範囲に保つための電圧降下回路として動作
している。
以上説明したように、第３図に示した本発明に
よる電流検出回路によつても、第１の電流入力端
子２に流れる第１の入力電流と第２の電流入力端
子３に流れる第２の入力電流の大きさに係わら
ず、両者の差電流を取り出すことができ、しかも
バイアス電源が必要とならない利点がある。
よる電流検出回路によつても、第１の電流入力端
子２に流れる第１の入力電流と第２の電流入力端
子３に流れる第２の入力電流の大きさに係わら
ず、両者の差電流を取り出すことができ、しかも
バイアス電源が必要とならない利点がある。
なお、第２図、第３図で示したカレントミラー
回路１は周知であり、例えば二つのPNPトラン
ジスタで構成し、それらのベース同士、エミツタ
同士を共通接続し、エミツタ共通接続点はバイア
ス点に接続し、そして一方のトランジスタのコレ
クタはベースと共に入力端１０に接続され、他方
のトランジスタのコレクタは出力端１１に接続さ
れる。もちろん、電源の極性、電流の流れ方向等
によつて、カレントミラー回路１内のトランジス
タやトランジスタ４，７の導電型は変更できる。
回路１は周知であり、例えば二つのPNPトラン
ジスタで構成し、それらのベース同士、エミツタ
同士を共通接続し、エミツタ共通接続点はバイア
ス点に接続し、そして一方のトランジスタのコレ
クタはベースと共に入力端１０に接続され、他方
のトランジスタのコレクタは出力端１１に接続さ
れる。もちろん、電源の極性、電流の流れ方向等
によつて、カレントミラー回路１内のトランジス
タやトランジスタ４，７の導電型は変更できる。
第１図は従来の電流検出回路を示す回路図、第
２図は本発明の一実施例を示す回路図、第３図は
本発明の他の実施例を示す回路図である。 １……カレントミラー回路、２……第１の電流
入力端子、３……第２の電流入力端子、４……第
１の電流検出用トランジスタ、５……バイアス電
源、６……出力端、７……第２の電流検出用トラ
ンジスタ、８……ダイオード、１０……カレント
ミラー回路の入力端、１１……カレントミラー回
路の出力端。
２図は本発明の一実施例を示す回路図、第３図は
本発明の他の実施例を示す回路図である。 １……カレントミラー回路、２……第１の電流
入力端子、３……第２の電流入力端子、４……第
１の電流検出用トランジスタ、５……バイアス電
源、６……出力端、７……第２の電流検出用トラ
ンジスタ、８……ダイオード、１０……カレント
ミラー回路の入力端、１１……カレントミラー回
路の出力端。
Claims (1)
- １ カレントミラー回路と第１および第２のトラ
ンジスタとを備え、上記カレントミラー回路の入
力端、上記第１のトランジスタのベース、および
上記第２のトランジスタのエミツタを第１の電流
入力端子へ結合し、上記カレントミラー回路の出
力端、上記第１のトランジスタのエミツタ、およ
び上記第２のトランジスタのベースを第２の電流
入力端子に結合し、上記第１および第２のトラン
ジスタのコレクタを電流出力端子に結合したこと
を特徴とする電流検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17253683A JPS6064264A (ja) | 1983-09-19 | 1983-09-19 | 電流検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17253683A JPS6064264A (ja) | 1983-09-19 | 1983-09-19 | 電流検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6064264A JPS6064264A (ja) | 1985-04-12 |
| JPH0522873B2 true JPH0522873B2 (ja) | 1993-03-30 |
Family
ID=15943716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17253683A Granted JPS6064264A (ja) | 1983-09-19 | 1983-09-19 | 電流検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6064264A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6031266B2 (ja) * | 1978-01-18 | 1985-07-20 | 日本電気株式会社 | 電流検出回路 |
-
1983
- 1983-09-19 JP JP17253683A patent/JPS6064264A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6064264A (ja) | 1985-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JP3203363B2 (ja) | ピーク検出器 | |
| US4140977A (en) | Signal translation circuits | |
| CA1208313A (en) | Differential amplifier | |
| JPH0522873B2 (ja) | ||
| JPH0554072B2 (ja) | ||
| JPH09105763A (ja) | コンパレータ回路 | |
| JPH0653756A (ja) | カレントミラー回路 | |
| JP2517667B2 (ja) | 整流回路 | |
| JPH0245842B2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JPH0352031Y2 (ja) | ||
| JPS6218979Y2 (ja) | ||
| JPH0611624Y2 (ja) | ミューティング回路 | |
| JPS6126848B2 (ja) | ||
| JPH0513064Y2 (ja) | ||
| JP2687462B2 (ja) | 電源電圧検出回路 | |
| JP2689969B2 (ja) | 半導体集積回路 | |
| JPH0717018Y2 (ja) | 整流回路 | |
| JP2590977B2 (ja) | 過電流検出回路 | |
| JPH0316644B2 (ja) | ||
| JPH05288781A (ja) | 電圧検出回路 | |
| JPH0462206B2 (ja) | ||
| JPS63163283A (ja) | 電圧比較回路 | |
| JPS6253083B2 (ja) |