JPH0245953A - 半導体基板の製造方法及びその構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、特に半導体素子形成のための素子分離構造を
有する半導体基板の製造方法及びその構造に関する。

（従来の技術） 半導体集積回路において、半導体基板面上に形成される
各素子を電気的に分離する方法としては、古くからｐｎ
接合による方法が多く用いられてきたが、近年、ＩＣの
高度化にともない、分離容量の増大、素子寸法の縮小な
ど博゛要望に対応しぎれない状況にある。さらに高速化
、高集積化するＩＣなどの性能向上のために素子分離法
は重要な位置を占め、新しい方法の開発が求められてい
るが、ｐｎ接合を用いた方式に替わるものとして、誘電
体を用いる方式（誘電体素子分離）が有望である。この
方式は素子分離容量を大きくとることができるため、例
えばパワーＩＣなどにおいてパワートランジスタとその
制御部とを電気的に確実に分離することができる。

（発明が解決しようとする課題） 誘電体素子分離においては素子の一部を誘電体で包み込
む必要があり、特に、素子領域と基板領域とを分離する
場合には、誘電体層を基板中に埋め込まなければならな
い。例えば、誘電体層が形成された半導体基板とを接触
させ、熱処理をすることにより接合させて誘電体埋込層
を形成する方法（特公昭３９−１７８６９号、Ａｐｐｌ
　、　Ｐｈｙｓ　、Ｌｅｔｔ　、、４８．７８　（１９
８６）など）では、接合により素子分離できるのは一方
のみであり、完全に誘電体素子分離するにはプロセス数
が増える、という欠点があった。

また、Ｓ　ＯＩ　（Ｓ　１ｌｉｃｏｎ　−ｏｎ　−１ｎ
５ｕｌａｔｏｒ）法ではシリコン基板中に絶縁物層を形
成するために、まず単結晶基板上に誘電体層を形成し、
更にこの誘電体層上に多結晶あるいはアモルファスシリ
コン膜を形成する。次に、このシリコン膜を加熱処理ま
たはレーザ光あるいは電子ビームにより、素子形成のた
めに単結晶化を行うものである。この方法ではシリコン
基板中に絶縁層を形成して素子形成領域と基板間の素子
分離は出来るが、各素子形成領域間の素子分離構造を同
時に形成できず、完全に素子分離するにはプロセス数が
増えるという欠点があった。また形成される単結晶の質
や形状などに制約を与えたり、高価な装置を必要とする
などの欠点もあった。

さらに、多結晶支持構造誘電体分離法（例えば、嶋本他
編　実践半導体技術特許便覧　Ｐ、１４゜サイエンスフ
ォーラム社（１９８６））においては、半導体基板表面
に素子を形成し、横方向の素子分離を行ったのち、半導
体基板を裏面からラッピングして素子領域の下部を露出
させ、ここに酸化膜などの誘電体を形成し、再び支持体
となるべき多結晶シリコン層などを形成するものである
が、この方法においても、素子領域と支持体間および各
素子領域間の素子分離構造を同時に形成できず、完全に
素子分離するにはプロセス数が増えるという、欠点があ
った。また多結晶シリコンと単結晶シリコンの熱膨張の
差によって基板に反りが生じ易い、という欠点もあった
。

上記のように従来の方法においては完全に誘電体素子分
離するにはプロセス数が増える、という欠点があった。

この発明は上記事情に基づいてなされたもので、電気的
に完全に素子分離された複数の素子形成領域を形成する
ためのプロセス数を低減する半導体基板の製造方法及び
その構造を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明は上記課題を解決するために、本願第１の発明は
、第１の半導体基板鏡面上に基板外縁まで達する溝を形
成する工程と、該溝を形成した鏡面に誘電体層を形成す
る工程と、該誘電体層を形成した面と第２の半導体鏡面
を接合する工程と、第１の半導体基板の鏡面ではないほ
うの面側から、少くとも誘電体層が露出するまで第１の
半導体基板を除去する工程とを有することを要旨とする
。

また、本願用２の発明は、第１の半導体基板鏡面上に溝
を形成する工程と、該溝を形成した鏡面に誘電体層を形
成する工程と、該誘電体層を形成した前記溝を多結晶３
ｉにより埋める工程と、前記第１の基板の誘電体層を形
成した面と第２の半導体鏡面を接合する工程と、第１の
半導体基板の鏡面ではないほうの面から、少くとも誘電
体層が露出するまで第１の半導体基板を除去する工程と
を有することを要旨とする。

さらに、本願用３の発明は、前記第１の半導体基板を除
去する工程により、誘電体層により分離されて残った第
１の半導体基板に半導体素子を形成したことを要旨とす
る。

さらに、本願用４の発明は、第１の半導体基板鏡面上に
基板外縁まで達する溝を形成する工程と、該−溝を形成
した鏡面に誘電体層を形成する工程と、該誘電体層を形
成した面と第２の半導体鏡面を接合する工程と、第１の
半導体基板の鏡面ではないほうの面側から、第１の半導
体基板に形成された溝の誘電体層がなくなり、第２の半
導体基板の鏡面が露出するまで第１の半導体基板を除去
する工程とを有することを要旨とする。

さらに、本願用５の発明は、前記第１の半導体基板を除
去する工程により、誘電体層により分離されて残った第
１の半導体基板に半導体素子を形成し、露出した第２の
半導体基板の鏡面に電流駆動用半導体素子を形成したこ
とを要旨とする。

（作用） 本願用、１の発明は、第１の半導体基板表面上に外縁ま
で達する溝を形成し、この溝を形成された表面全体に誘
電体層を形成し、さらにこの表面に第２の半導体基板表
面を接合し、第１の半導体基板裏面を少くとも誘電体層
が露出するまで除去する。

本願用２の発明は、第１の半導体基板表面上に溝を形成
し、この溝を形成された表面全体に誘電体層を形成し、
溝を多結晶Ｓｉで埋めたのちこの表面に第２の半導体基
板表面を接合し、第１の半導体基板裏面を少くとも誘電
体層が露出するまで除去する。

本願用３の発明は、本願用２及び第３の発明によって形
成された半導体基板に半導体素子を形成する。

本願用４の発明は、第１の半導体基板表面に外縁まで達
する溝を形成し、この溝を形成された表面にｙｈ誘電体
層形成し、この表面に第２の半導体基板表面を接合し、
第１の半導体基板裏面を第２の半導体の表面が露出する
まで除去する。

本願用５の発明は、本願用４の発明によって形成された
半導体基板のうち第１の半導体基板部分に半導体素子を
、また第２の半導体基板部分に電流駆動用半導体素子を
形成する。

（実施例） 以下、本発明の実施例を図に基づいて説明する。

第１図は本発明の第１の実施例に係る半導体基板の製造
方法の製造工程の一例を示す図、第２図は第１の実施例
によりｊワられる基板構造を示す平面拡大図である。以
下の説明において（ａ　）〜（ｄ　）の各項目記号は第
１図の（ａ　）〜（ｄ　）のそれぞれに対応する。

（ａ　）結晶面（１００）のシリコン基板１表面を鏡面
研磨し、フォトマスクあるいはレチクルフォトレジスト
を用いるフォト工程およびエツチング工程により、シリ
コン基板１表面を区画して素子を形成する領域（素子形
成領域）とし、この領域間を絶縁するための溝２をシリ
コン基板１の外縁に達するまで形成する。エツチングは
所要部位に３ｉ３Ｎ４膜でマスクし、１−ＩＦ：ＨＮＯ
３：ＣＨ３Ｃｏｏｌ−１＝１　：　２　：　１の組成の
溶液を用いて、２２℃で３０秒問おこなわれ、幅が５０
０μｍ１深さが５μｍの溝２を形成する。

溝の形状、寸法は目的に応じて種々様々に形成してよい
。

（ｂ）この溝２が形成されたシリコン基板１の表面全面
に、絶縁層を形成するために誘電体であるシリコン酸化
膜３を、酸素ガス雰囲気中にて１０００℃で加熱し、１
０００〜２００ＯＡの厚さに被膜する。

（Ｃ）シリコン酸化膜３を被膜された、溝２が形成され
たシリコン基板１に対し、形成される素子形成領域の支
持体となる他の鏡面研磨されたシリコン基板４を常温で
クリーンルーム内において密着させ、次いで酸素ガス中
にて１０００℃で５時間加熱して接合体を得る。接合体
を得るには他の方法でも良い。例えば２枚のシリコン基
板同志の密着に際し、高純度（例えばＥＬ級）のメタノ
ール、エタノール、酢酸、ギ酸、アンモニア水あるいは
超純水などのように会合性を有し、構造性の大ぎな液体
を含有する液体を介して密着させ、加熱処理する方法で
もよい。さらに例えばスピンオングラスとして知られて
いる５ｉ０２被膜形成用塗布液ＯＣＤ　（東京応化工業
（株）社製）のような、加熱処理によって固体の酸化膜
を形成する溶液を用いて、この溶液の薄膜を介して２枚
のシリコン基板を密着させ、加熱処理して接合体を形成
する方法でもよい。

また、液体を用いずに、２枚のシリコン基板を密着させ
加熱処理する方法（特公昭３９−１７８６９号）や加熱
と同時に圧力を加える方法、静電圧力を利用する方法（
例えば、Ｍ４８図応用物理学会、講演予稿集第２分冊、
５３６頁Ｎ０．１８Ｐ−Ｎ−３＞などの方法を用いても
よい。

（ｄ　）接合後、満２が形成されたシリコン基板１裏面
の鏡面研磨をおこない、シリ：１ン酸化膜３が露出する
ところ（第１図（Ｃ）に−点鎖線で図示）を終点とする
。

この結果、第２図に示すように、形成された各素子形成
領域５が溝２とシリコン酸化膜３により区画され、完全
に素子分離された構造を有するシリコン基板を形成でき
る。

以上説明したように、この実施例によれば電気的に完全
に素子分離された投数の素子形成領域を有するシリコン
基板を従来より少ないプロセス数で形成できる。

第３図は第２の実施例の半導体基板の製造方法の製造工
程例の一部である。

この実施例の特徴は、２枚のシリコン基板、すなわち溝
２が形成されたシリコン基板１と支持体となるシリコン
基板７とを接合する際に、支持体となるシリコン基板７
に予めシリコン酸化膜６を被膜しておくことにある。こ
の被膜は、例えば酸素ガス雰囲気中、１０００℃に加熱
しておこなわれる。

その他の工程は第１の実施例と同じである。

したがって、この実施例によれば、第１の実施例と同様
の効果のあることに加えて、シリコン基板中により厚い
シリコン酸化膜の絶縁膜を形成できることにより、絶縁
膜中のピンホール等に対しても信頼性の高い素子分離が
できるという利点もある。

第４図は第３の実施例の半導体基板の製造方法の製造工
程例の一部である。第５図は第３の実施例により得られ
る基板構造を示す平面拡大図である。

この実施例の特徴は、２枚のシリコン基板、ずなわら溝
２が形成されたシリコン基板１と支持体となるシリコン
基板４とを接合したのちシリコン基板１裏面の鏡面研磨
をおこなう際に、シリコン基板４が露出する位置（第４
図（ａ　）に−点鎖線１で図示）までエツチングまたは
研削し、最後に鏡面研磨することにより、同図（ｂ）の
ような基板が形成される。その他の工程は第１の実施例
と同じである。この結果、第５図に示すように、２種類
の素子形成領域５及び８がシリコン酸化膜３により区画
され、完全に素子分離された構造を有するシリコン基板
を形成できる。

本実施例によれば、第１の実施例と同様の効果のあるこ
とに加えて、シリコン酸化膜３により素子形成領域５及
び８が分離されるので、例えば素子形成領域８にパワー
トランジスタを、また素子形成領域５にその駆動部また
は制御用ＩＣ部を形成することによりパワーＩＣの形成
が可能となるという利点もある。

なお、本実施例におけるエツチングまたは研削をシリコ
ン酸化膜３が露出するところく第４図（ａ　＞に−点鎖
線ｎで図示）までおこない、こののち例えばフッ化アン
モニウム液により、露出した酸化膜３を選択エツチング
により除去して同図（ｂ）に示した構造を有する基板を
製造してもよい。

また本実施例において、酸化膜３のエツジ部分がシャー
プなため、素子形成領域８上に形成される素子群と素子
形成領域５上に形成される素子群とを接続する配線等を
形成する際に段切れを生じる場合がある。これを防止す
るために、例えばフッ化アンモニウム液によるエツチン
グによりエツジ部に丸みをもたせればよい。

第６図は第４の実施例の半導体基板の製造方法の製造工
程例の一部である。

この実施例の特徴は、２枚のシリコン基板、すなわち溝
２が形成されたシリコンＵ板１と支持体となるシリコン
基板７とを接合する際に、支持体となるシリコン基板７
に予めシリコン酸化膜９を被膜しておくこと研磨などに
より露出したシリコン基板７上の酸化膜９をエツチング
により除去することにある。シリコン酸化被膜は、例え
ば酸化性ガスを用いて、１０００℃で加熱して形成され
る。その他の工程は第１の実施例と同じである。

上述の２枚のシリコン基板１及び７の接合後、シリコン
基板７が露出する位Ｕ（同図（ａ　）に−点鎖線にで図
示）まで研削し、その後鏡面研磨することにより同図（
ｂ）に示した構造となる。この後、例えばフッ化アンモ
ニウム液による選択エツチングにより露出したシリコン
基板７上の酸化膜９を除去して、同図（０）に示す構造
を有する基板を形成する。同図（Ｃ）のような構造を形
成するために、同図（ａ　）において、エツチングある
いは研削をシリコン酸化膜３が露出するところ（同図（
ａ　）に−点鎖線ｐで図示）までおこない、この後例え
ばフッ化アンモニウム液により、露出した酸化！！１３
を選択エツチングにより行ってもよい。

したがって本実施例によれば、第１の実施例と同様の効
果のあることに加えて素子形成領域５及び８を厚い酸化
ＷＡ３により区画するので、酸化膜中のピンホール等に
対し信頼性の高い素子分離ができる。また例えば素子形
成領域８に半導体素子を、また素子形成領［５にその駆
動用半導体素子を形成し、両頭［５及び８間を接続する
配線等の段切れを生じさせる酸化膜３のシャープなエツ
ジ部に製造工程数を増すことなく丸みをもたせることが
できるという利点もある。

第７図は第５の実施例の半導体基板の製造方法のｌＦＪ
　造Ｉ稈の一例を示す図である。以下の説明において（
ａ）〜（ｆ）の各項目記号は第７図の（ａ　）〜（ｆ）
のそれぞれに対応する。

（ａ　）結晶面（１００）のシリコン基板１表面を鏡面
研磨し、フォトおよびエツチング工程により、シリコン
基板１表面を区画して素子を形成する領域（素子形成領
域）とし、この領域間を絶縁するための溝２を形成する
。エツチングは所要部位５ｉ３１’Ｊ＋Ｆｉでマスクし
、１−ＩＦ：ＨＮＯ３：ＣＦ＋３ＣＯＯＨ＝１：２：１
の組成の溶液を用いて、２２℃で３０秒問おこなわれ、
幅が５００μ鰯、深さが５μｍの満２を形成する。

（ｂ）この満２が形成されたシリコン基゛板１の表面全
面に、絶縁層を形成するために誘電体であるシリコン酸
化［１３を、酸素ガス雰囲気中にて１０００℃で加熱し
、１０００〜２００ＯＡの厚さに被膜する。

（Ｃ）シリコン酸化膜３を被膜された、溝２が形成され
たシリコン基板上に、ｉＭ２の深さを超える厚さで絶縁
体である多結晶シリコン１０を形成する。この多結晶シ
リコン１０は低圧ＣＶＤ法やスパッタリング法等を用い
て形成される。

（ｄ　）形成された多結晶シリコン１０の満２の深さを
超えた分を研磨し平坦化するために、シリコン酸化膜３
が露出するまで鏡面研磨づる（同図（ｄ　）に−点鎖線
で図示）。

（ｅ）シリコン酸化膜３で被膜され、溝２内を多結晶シ
リコン１０で埋められたシリコン基板１に対し、形成さ
れる素子形成領域の支持体となる他の鏡面研磨されたシ
リコン基板４を常温でクリーンルーム内において密着さ
せ、次いで酸素ガス中にて１０００℃で５時間加゛熱し
て接合体を得る。

接合体を得るには伯の方法でも良い。例えば２枚のシリ
コン基板同志の密着に際し、高純度（例えばＥＬ級）の
メタノール、エタノール、酢酸、ギ酸、アンモニア水あ
るいは超純水などのように会合性を有し、構造性の大き
な液体を含有する液体を介して密着させ、加熱処理する
方法でもよい。

さらに例えばスピンオングラスとして知られているＳｉ
Ｏ２被膜形成用塗布液ＯＣＤ　（東京応化工業（株）社
製）のような、加熱処理によって固体の酸化膜を形成す
る溶液を用いて、この溶液の薄膜を介して２枚のシリコ
ン基板を密着させ、加熱処理して接合体を形成する方法
でもよい。

（ｆ）接合後、溝２が形成されたシリコン基板１１１面
の鏡面研磨をおこない、シリコン酸化１１５１３が露出
するところを終点とする。

したがって本実施例によれば、シリコン基板の溝内も絶
縁体である多結晶シリコンで埋めるので信頼性の高い素
子分離が可能となる。

第８図は第６の実施例の半導体基板の製造方法の製造工
程の一例である。以下の説明において（ａ）〜（ｄ　）
の各項目記号は第８図（ａ　）〜（ｄ　）のそれぞれに
対応する。

＜ａ　＞結晶面（１００）のシリコン鎖板１表面を鏡面
研磨し、フォトおよびエツチング工程により、シリコン
基板１表面を区画して素子を形成する領域（素子形成領
域）とし、この領域間を絶縁するための溝２を形成する
。エツチングは所要部位に３ｉ３Ｎ４膜でマスクし、Ｈ
Ｆ：ＨＮＯ３：ＣＨ３Ｃ００Ｈ＝１　：　２　：　１の
組成の溶液を用いて、２２℃で３０秒問おこなわれ、幅
が５００μｍ、深さが５μｍの溝２を形成する。

（ｂ　）溝２が形成されたシリコン基板１上にシリコン
酸化膜を形成すると共に溝２内もシリコン酸化膜で埋め
る工程を同時におこなう。この酸化膜の形成方法として
は、例えばスピンオングラスとして知られるＳｉＯ２被
膜形成用塗布液を０ＣＤ（商品名東京応化工葉株式会社
）及びＳｌ　（ＯＲ）４で表わされるＳｉのアルコキシ
ドをエタノール等の有機溶媒に溶解した・ｂのに、必要
に応じて加水分解用の水および酸またはｊｇ基を加えて
調整したものを用いる。

前者は、例えばＳｉのｗｔ％が５．９のものを、後者は
例えば次のような溶液配分のものを用いる。

ケイ酸エチＪＬ／　　Ｓｉ　　（ＯＣ２Ｈｓ　）４　１
　ｓｏｆ水（Ｈ２０）　　　　　　　　　　５００ｃａ
３！！ｍ　（ＨＣＩ＞　　　　　　　　　　　０．０２
　ｓｏｌエタノール　　　　　　　　　　　　３００ｏ
■３なお、この混合溶液は、例えば９０℃で２時開還流
して均一化を図った後に使用する。

誘電体となる酸化膜の形成法は、先ずＳｉＯ２被膜形成
用塗布液スピンナーで塗布しなるべく均一に表面を覆う
。

その後加熱処理を行うことによって溝の内部及びシリコ
ン基板１表面金体に酸化ａ（ＳｉＯ２膜）を形成するが
、その条件は例えば下記の通りである。

ＯＣＤ・・・窒素通気中で１５０℃で３０分、次いで９
００℃で３０分 Ｓｉアルコキシド溶液・・・窒素通気中で１２０℃で３
０分、 次いで６００℃で６０分 なお、後者は Ｓｉ　　（ＯＣ２Ｈｓ　）４　＋４Ｈ２０→Ｓｉ　　（
Ｏｆ−１＞４　＋４０２　Ｈｓ　０Ｈ ８ｉ　　（ＯＨ）４→Ｓｉ　Ｏ２＋　２　Ｈ２０↑の反
応によってＳｉＯ２が形成される。

この様にして形成された酸化膜１１は溝２を埋めると共
に、溝２の深さを超える厚さに形成されシリコン基板１
の表面全体を平坦に被膜する。

（Ｃ）シリコン酸化膜１１を被膜されたシリコン基板１
に対し、形成され素子形成領域の支持体となる他の鏡面
研磨されたシリコン基板４を常温でクリーンルーム内に
おいて密着ざｕ１次いで酸素ガス中にて１０００℃で５
時間加熱して接合体を得る。接合方法としでは、この方
法以外に例えば２枚のシリコンＭ板面を水、メタノール
、エタノール、酢酸、アンモニア水、ギ酸等を含む正常
な液体を介して密着させ加熱処理を加えて接合する方法
などであってもよい。

（ｄ　＞接合後、シリコン基板１裏面の鏡面研磨をおこ
ない、シリコン酸化膜１１の露出するところ（同図（ｄ
　＞に−点鎖線で図示）で終点とし、酸化膜により区画
された素子形成領域５を形成する。

本実施例によれば、第１の実施例と同様の効果のあるこ
とに加えて、シリコン基板上に溝を形成後、シリコン酸
化膜を形成して溝を埋めると共に基板表面全体も同時に
被膜するので研磨の工程が不要なため製造上安価に、信
頼性良く素子分離できる。

なお、本実施例においてシリコン基板上に溝を形成後、
第９図＜ａ　＞に示すように例えば酸素ガス雰囲気中、
１０００℃で加熱してシリコン酸化膜を被膜したのちに
溝を埋める工程（第９図（ｂ））をおこなってもよい。

なお、本実施例１乃至６において、誘電体膜としてシリ
コン酸化膜を用いたが本発明はこれにとられれるもので
はなく、例えばＣＶＤ法等による他の酸化膜やプラズマ
ＣＶＤ法、直接窒化法により形成される窒化膜のように
絶縁性良好で、製造工程において耐熱性があるものであ
ればよい。

［発明の効果１ 以上説明したように、この発明によれば、電気的に完全
に素子分離された複数の素子形成領域を有する半導体基
板を低減化したプロセス数で形成することができるとい
う利点がある。また、２種類の素子形成領域を同時に形
成することができるという利点もある。さらに素子形成
領域として、特に単結晶化などのプロセスを必要とせず
、半導体基板自身を用いるので良好な結晶性を有する素
子形成領域という利点もある。さらに溝の底部に形成し
た誘電体膜が基板研磨において、その終点の目安となる
。したがって工程数を増すことなく、従来終点の検出が
困難であった基板研磨を、精度良く行える上、溝の深さ
をコントロールすることにより素子形成領域の厚みも精
度良くコントロールできるなどの利点もある。また本発
明の方法によれば特別な装置を必要とぜず、安価に製造
できるという経済的利点もある。

【図面の簡単な説明】

第１図はこの発明に係る半導体基板の製造方法の第１の
実施例の製造工程例を示す図、第２図は第１の実施例に
より得られる基板構造の平面拡大を小す図、第３図は第
２の実施例の製造工程例の一部を示す図、第４図は第３
の実施例の製造工程例を示す図、第５図は第３の実施例
により得られる基板構造の平面拡大を示す図、第６図は
第４の実施例の製造工程例の一部を示す図、第７図は第
５の実施例の製造工程例を示）図、第８図は第６図の実
施例の製造工程例を示す図、第９図は第６の実施例の他
の製造工程例の一部を示す図である。 １．４．７・・・シリコン基板　２・・・溝３．６．９
．１０．１１・・・シリコン酸化膜５．８・・・素子形
成領域 第１図（ｃ） 代理人　弁理士　三　好　保　男 第１図（ｄ） 第２ｒＩ！Ｕ 箪３図 の

Claims (5)

【特許請求の範囲】
1. （１）第１の半導体基板鏡面上に基板外縁まで達する溝
   を形成する工程と、 該溝を形成した鏡面に誘電体層を形成する工程と、該誘
   電体層を形成した面と第２の半導体鏡面を接合する工程
   と、 第１の半導体基板の鏡面ではないほうの面側から、少く
   とも誘電体層が露出するまで第１の半導体基板を除去す
   る工程とを有する半導体基板の製造方法。
2. （２）第１の半導体基板鏡面上に溝を形成する工程と、 該溝を形成した鏡面に誘電体層を形成する工程と該誘電
   体層を形成した前記溝を多結晶Ｓｉにより埋める工程と
   、 前記第１の基板の誘電体層を形成した面と第２の半導体
   鏡面を接合する工程と、 第１の半導体基板の鏡面ではないほうの面から、少くと
   も誘電体層が露出するまで第１の半導体基板を除去する
   工程とを有する半導体基板の製造方法。
3. （３）前記第１の半導体基板を除去する工程により、誘
   電体層により分離されて残った第１の半導体基板に半導
   体素子を形成したことを特徴とする半導体基板構造。
4. （４）第１の半導体基板鏡面上に基板外縁まで達する溝
   を形成する工程と、 該溝を形成した鏡面に誘電体層を形成する工程と、該誘
   電体層を形成した面と第２の半導体鏡面を接合する工程
   と、 第１の半導体基板の鏡面ではないほうの面側から、第１
   の半導体基板に形成された溝の誘電体層がなくなり、第
   ２の半導体基板の鏡面が露出するまで第１の半導体基板
   を除去する工程とを有する半導体基板の製造方法。
5. （５）前記第１の半導体基板を除去する工程により、誘
   電体層により分離されて残った第１の半導体基板に半導
   体素子を形成し、露出した第２の半導体基板の鏡面に電
   流駆動用半導体素子を形成したことを特徴とする半導体
   基板構造。