JPH0245971A - 半導体集積論理回路 - Google Patents
半導体集積論理回路Info
- Publication number
- JPH0245971A JPH0245971A JP63196705A JP19670588A JPH0245971A JP H0245971 A JPH0245971 A JP H0245971A JP 63196705 A JP63196705 A JP 63196705A JP 19670588 A JP19670588 A JP 19670588A JP H0245971 A JPH0245971 A JP H0245971A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal
- buffer
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 239000000872 buffer Substances 0.000 claims abstract description 32
- 230000002457 bidirectional effect Effects 0.000 claims description 4
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積論理回路に係り、特に高速の出力信
号を有する回路のテストにおいてテスト装置の能力にか
かわらず、高速の出力信号の動作を確認することができ
る半導体乗積論理回路に関する。
号を有する回路のテストにおいてテスト装置の能力にか
かわらず、高速の出力信号の動作を確認することができ
る半導体乗積論理回路に関する。
従来、この種の半導体集積論理回路のテストは、高速の
出力信号を有する場合、これに見合う高速信号検出の可
能なテスト装置を必要とし、また超高速動作の半導体の
テストでは、テスト入力信号を低速にすることによって
、出力信号を低速にし、テストしていた。
出力信号を有する場合、これに見合う高速信号検出の可
能なテスト装置を必要とし、また超高速動作の半導体の
テストでは、テスト入力信号を低速にすることによって
、出力信号を低速にし、テストしていた。
前述した従来の半導体集積論理回路のテストでは、テス
ト装置によっては実際の半導体集積論理回路の実動作よ
りもおそい動作スピードでのテストしかできないという
欠点がある。
ト装置によっては実際の半導体集積論理回路の実動作よ
りもおそい動作スピードでのテストしかできないという
欠点がある。
本発明の目的は、前記欠点が解決され、特に高速の出力
信号を有する回路のテストにおいて、テスト装置の能力
にかかわらず、高速の出力信号の動作を確認することが
できるようにした半導体集積論理回路を提供することに
ある。
信号を有する回路のテストにおいて、テスト装置の能力
にかかわらず、高速の出力信号の動作を確認することが
できるようにした半導体集積論理回路を提供することに
ある。
本発明の半導体集積論理回路の構成は、入力バッファと
出力バッファとの直列接続でなる双方向バッファの前記
入力バッファの出力が、分周回路まで導入され、前記分
周回路の出力はセレクタ回路を介して他の出力バッファ
の入力に接続されていることを特徴とする。
出力バッファとの直列接続でなる双方向バッファの前記
入力バッファの出力が、分周回路まで導入され、前記分
周回路の出力はセレクタ回路を介して他の出力バッファ
の入力に接続されていることを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の半導体集積論理回路を
示す回路ブロック図である。同図において、出力端子６
を出力とする出カバ、ファｌ、入カバッファ２は、双方
向バッファを構成している。
示す回路ブロック図である。同図において、出力端子６
を出力とする出カバ、ファｌ、入カバッファ２は、双方
向バッファを構成している。
さらに、入カバ、ファ２の出力信号を分周する分周回路
３と、セレクト信号ｌＯによって、論理信号９と、分周
回路３で分周された信号を選択するセレクタ回路４と、
出力端子７を出力とする出カバ、ファ５とが示されてい
る。
３と、セレクト信号ｌＯによって、論理信号９と、分周
回路３で分周された信号を選択するセレクタ回路４と、
出力端子７を出力とする出カバ、ファ５とが示されてい
る。
かかる接続構成において、出力端子６の動作が高速で、
テスト装置で動作確認できない場合、セレクタ回路４に
セレクト信号１０を入力して、分周回路３の出力信号を
出力バッファ５０入力に導くことによって、高速動作中
の出力端子６の信号は分周回路３によって分周され、そ
の分周された信号は出力端子７に出力される。このよう
な動作によって、高速動作している信号は、低速動作す
る出力端子７によって動作を確認することが可能となる
。また、セレクタ回路４によって、論理信号９を出力バ
ッファ５の入力に導くことによって、出力端子７を通常
の出力端子として使用することもできる。
テスト装置で動作確認できない場合、セレクタ回路４に
セレクト信号１０を入力して、分周回路３の出力信号を
出力バッファ５０入力に導くことによって、高速動作中
の出力端子６の信号は分周回路３によって分周され、そ
の分周された信号は出力端子７に出力される。このよう
な動作によって、高速動作している信号は、低速動作す
る出力端子７によって動作を確認することが可能となる
。また、セレクタ回路４によって、論理信号９を出力バ
ッファ５の入力に導くことによって、出力端子７を通常
の出力端子として使用することもできる。
第２図は本発明の第２の実施例の半導体集積論理回路を
示す回路ブロック図である。同図において、論理回路１
４は、セレクト信号１９によって一般論理回路と分周回
路との両方の動作が可能な論理回路である。セレクト信
号１９は、セレクタ回路１３，１５．論理回路１４に入
力され、入力を切り換える働きをする。セレクタ回路１
３には、論理信号２０．入カバ、ファ１２の出力が入力
される。論理回路１４には、セレクタ回路１３の出力、
セレクト信号１９．論理信号２１が入力される。セレク
タ回路１５には、論理信号２２．論理回路１４の出力が
入力される。セレクタ回路１５の出力は、出力バッファ
１６を介して、出力端子１８に接続される。また、出力
バッファ１１の出力は、出力端子１７に接続されると共
に１人カバッファ１２に入力される。
示す回路ブロック図である。同図において、論理回路１
４は、セレクト信号１９によって一般論理回路と分周回
路との両方の動作が可能な論理回路である。セレクト信
号１９は、セレクタ回路１３，１５．論理回路１４に入
力され、入力を切り換える働きをする。セレクタ回路１
３には、論理信号２０．入カバ、ファ１２の出力が入力
される。論理回路１４には、セレクタ回路１３の出力、
セレクト信号１９．論理信号２１が入力される。セレク
タ回路１５には、論理信号２２．論理回路１４の出力が
入力される。セレクタ回路１５の出力は、出力バッファ
１６を介して、出力端子１８に接続される。また、出力
バッファ１１の出力は、出力端子１７に接続されると共
に１人カバッファ１２に入力される。
かかる接続構成によって、通常動作時にはセレクタ回路
１３は論理信号２０を選択し、論理回路１４は一般論理
回路として動作させ、セレクタ回路１５は論理信号１４
を選択する。一方、テスト時には、セレクタ回路１３は
入力バッファ１２の出力を選択し、論理回路１４は分周
回路として動作させ、セレクタ回路１５は論理回路１４
の出力を選択する。
１３は論理信号２０を選択し、論理回路１４は一般論理
回路として動作させ、セレクタ回路１５は論理信号１４
を選択する。一方、テスト時には、セレクタ回路１３は
入力バッファ１２の出力を選択し、論理回路１４は分周
回路として動作させ、セレクタ回路１５は論理回路１４
の出力を選択する。
このような構成においては、分周回路をテスト用に準備
することなく、テスト回路を構成することが可能である
。
することなく、テスト回路を構成することが可能である
。
以上説明したように、本発明は、双方向バッファ１分周
回路、セレしタ回路の簡単な構成によって、従来高速フ
ァンクションテストのできなかったテスト装置において
も容易にファンクシ、ンテストができるという効果があ
る。
回路、セレしタ回路の簡単な構成によって、従来高速フ
ァンクションテストのできなかったテスト装置において
も容易にファンクシ、ンテストができるという効果があ
る。
第１図は本発明の第１の実施例の半導体集積論理回路の
回路プａ、り図、第２図は本発明の第２の実施例の半導
体集積論理回路の回路ブロック図である。 １．５．１１．１６・・・・・・出力バッファ、２，１
２・・・・・・入力バッファ、３・・・・・・分周回路
、４，１３゜１５・・・・・・セレクタ回路、８．９．
２０，２１，２２・・・・・・論理信号、１０．１９・
・・・・・セレクト信号、１４・−・・・・論理回路。 代理人 弁理士 内 原 晋 華 ！ 図 茅 阿
回路プａ、り図、第２図は本発明の第２の実施例の半導
体集積論理回路の回路ブロック図である。 １．５．１１．１６・・・・・・出力バッファ、２，１
２・・・・・・入力バッファ、３・・・・・・分周回路
、４，１３゜１５・・・・・・セレクタ回路、８．９．
２０，２１，２２・・・・・・論理信号、１０．１９・
・・・・・セレクト信号、１４・−・・・・論理回路。 代理人 弁理士 内 原 晋 華 ！ 図 茅 阿
Claims (1)
- 入力バッファと出力バッファとが直列接続された双方向
バッファのうちの入力バッファの出力が、分周回路にま
で導入され、前記分周回路の出力は、セレクタ回路を介
して、他の出力バッファの入力に接続されていることを
特徴とする半導体集積論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63196705A JPH0245971A (ja) | 1988-08-05 | 1988-08-05 | 半導体集積論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63196705A JPH0245971A (ja) | 1988-08-05 | 1988-08-05 | 半導体集積論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0245971A true JPH0245971A (ja) | 1990-02-15 |
Family
ID=16362217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63196705A Pending JPH0245971A (ja) | 1988-08-05 | 1988-08-05 | 半導体集積論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0245971A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7654392B2 (en) | 2002-04-19 | 2010-02-02 | Ricoh Company, Ltd. | Carrier tape containing good therein, and container using the carrier tape |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62113074A (ja) * | 1985-11-12 | 1987-05-23 | Nec Corp | 集積回路 |
| JPS62155551A (ja) * | 1985-12-27 | 1987-07-10 | Nec Corp | 大規模集積回路 |
| JPS62230040A (ja) * | 1986-03-31 | 1987-10-08 | Nec Corp | 半導体集積回路 |
| JPS63178340A (ja) * | 1987-01-20 | 1988-07-22 | Nec Corp | 制御用集積回路 |
-
1988
- 1988-08-05 JP JP63196705A patent/JPH0245971A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62113074A (ja) * | 1985-11-12 | 1987-05-23 | Nec Corp | 集積回路 |
| JPS62155551A (ja) * | 1985-12-27 | 1987-07-10 | Nec Corp | 大規模集積回路 |
| JPS62230040A (ja) * | 1986-03-31 | 1987-10-08 | Nec Corp | 半導体集積回路 |
| JPS63178340A (ja) * | 1987-01-20 | 1988-07-22 | Nec Corp | 制御用集積回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7654392B2 (en) | 2002-04-19 | 2010-02-02 | Ricoh Company, Ltd. | Carrier tape containing good therein, and container using the carrier tape |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4540903A (en) | Scannable asynchronous/synchronous CMOS latch | |
| JPH1073641A5 (ja) | ||
| JPS63158475A (ja) | スキヤンパス方式の論理集積回路 | |
| US5319646A (en) | Boundary-scan output cell with non-critical enable path | |
| JPH04248483A (ja) | 半導体集積回路 | |
| JPS6010910A (ja) | ラツチ回路アレイ | |
| JPS62116271A (ja) | テスト回路 | |
| JP2927095B2 (ja) | 半導体集積回路の試験回路 | |
| JPS58207648A (ja) | 集積回路のテストモ−ド設定回路 | |
| JPH01192215A (ja) | 半導体集積論理回路 | |
| JP2655609B2 (ja) | 入出力回路 | |
| SU807490A1 (ru) | Триггерное устройство | |
| KR970003644Y1 (ko) | 장치 보호 절체회로 | |
| JPS6253019A (ja) | 論理回路 | |
| JPS6454380A (en) | Electronic circuit package with automatic testing function | |
| JPH01135224A (ja) | ラッチ回路 | |
| US3593130A (en) | A circuit for a sorting unit of a programmed automatic measuring device especially adapted for testing of integrated control circuits | |
| JPH05291901A (ja) | 可変遅延回路 | |
| JPS60169147A (ja) | 半導体集積回路 | |
| JPS57212539A (en) | Arithmetic device | |
| JPH0556022A (ja) | 伝送路切替回路 | |
| JPH04166776A (ja) | 大規模集積回路装置 | |
| JPH03177935A (ja) | デバッグ回路 | |
| JPH06130135A (ja) | スキャンパステスト方式の半導体集積回路 | |
| JPH0577292B2 (ja) |