JPH0246733A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0246733A JPH0246733A JP63197116A JP19711688A JPH0246733A JP H0246733 A JPH0246733 A JP H0246733A JP 63197116 A JP63197116 A JP 63197116A JP 19711688 A JP19711688 A JP 19711688A JP H0246733 A JPH0246733 A JP H0246733A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- semiconductor device
- substrate
- silicon
- electrons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野〕
本発明は半導体装置とそのａ遣方法に係り、特に素子を
形成する領域に応力を内在させた半導体装置に関する。
形成する領域に応力を内在させた半導体装置に関する。
（従来の技術）
まず、従来の半導体装置としてパイボーラトランジスタ
の動作について考える。
の動作について考える。
例えばｎｐｎ型バイポーラトランジスタでは。
エミッタ１極に順電圧、コレクタに逆電圧をかけるとエ
ミＶり領域からペース領域に電子が注入される。ベース
領域に注入された電子は拡散してペース領域とコレクタ
領域との接合面に到達し、ペース、コレクタ間の電位差
で加速されてコレクタ領域に流入する。特に、電子がペ
ース領域を拡散する際に、エミッタ接合とコレクタ接会
間の距離が圧入電子の拡散距離より十分に小さければ、
注入された電子はほとんど再結合すること無く良い特性
を示すことになる。ところで、ペース領域での電子の拡
散係数Ｄｎは、 であり％電子の移＠度μｎが大きいほど拡散係数Ｄｎは
大きくなり、従りて拡散距離 Ｌ＝Ｄｎτｎ ・・・・・・・・・・・・・・
・・・・ （２）（τｎ：ｆｉ子の平均寿命） も大きくなり、より良い特性を得られるが、従来のバイ
ポーラトランジスタ等の半導体装置ではこの様な試みは
行われていない。すなわち特性の向上をはかるために、
従来のバイポーラトランジスタは、製造工程の改良によ
りベース幅の縮小をはかうてきたが、これには限界があ
り、最近ではペースの濃度を上げることも行なわれてい
るが、逆に散乱中心が増大し、十分な特性が得られなく
なってきている。
ミＶり領域からペース領域に電子が注入される。ベース
領域に注入された電子は拡散してペース領域とコレクタ
領域との接合面に到達し、ペース、コレクタ間の電位差
で加速されてコレクタ領域に流入する。特に、電子がペ
ース領域を拡散する際に、エミッタ接合とコレクタ接会
間の距離が圧入電子の拡散距離より十分に小さければ、
注入された電子はほとんど再結合すること無く良い特性
を示すことになる。ところで、ペース領域での電子の拡
散係数Ｄｎは、 であり％電子の移＠度μｎが大きいほど拡散係数Ｄｎは
大きくなり、従りて拡散距離 Ｌ＝Ｄｎτｎ ・・・・・・・・・・・・・・
・・・・ （２）（τｎ：ｆｉ子の平均寿命） も大きくなり、より良い特性を得られるが、従来のバイ
ポーラトランジスタ等の半導体装置ではこの様な試みは
行われていない。すなわち特性の向上をはかるために、
従来のバイポーラトランジスタは、製造工程の改良によ
りベース幅の縮小をはかうてきたが、これには限界があ
り、最近ではペースの濃度を上げることも行なわれてい
るが、逆に散乱中心が増大し、十分な特性が得られなく
なってきている。
（発明が解決しようとする課題）
本発明は、上記従来の半導体装置の問題点を解決するも
ので電子の移動度μ。を他端ｔこ大きぐするようにし、
拡散距離を大きくすることにより。
ので電子の移動度μ。を他端ｔこ大きぐするようにし、
拡散距離を大きくすることにより。
ベース幅を縮小せしめたのと同等若しくはそれ以上の素
子特性を得られるようにした半導体装置とその製置方法
を提供することを目的とする。
子特性を得られるようにした半導体装置とその製置方法
を提供することを目的とする。
（課題を解決するための手段）
本発明は、上記目的を達成するためｔこ（１００）シリ
コン膜内の面内方向に、８．１Ｘ１０−’から７．３×
１０−−３のひつぱり歪みを内在させ、半導体装置の電
子の走行方向は前記（１００）面内になるように構成す
ることを特徴とする半導体装置およびその製造方法を提
供する。
コン膜内の面内方向に、８．１Ｘ１０−’から７．３×
１０−−３のひつぱり歪みを内在させ、半導体装置の電
子の走行方向は前記（１００）面内になるように構成す
ることを特徴とする半導体装置およびその製造方法を提
供する。
（作用）
半導体装置としてｎｐｎ型のバイポーラトランジスタの
場合、その動作は特Ｉこベース領域にいかに速く電子を
走らせるかが重要である。この電子の走行問題を取り扱
うには、電子の移動度μｎとライフタイムτを考慮する
必要がある。
場合、その動作は特Ｉこベース領域にいかに速く電子を
走らせるかが重要である。この電子の走行問題を取り扱
うには、電子の移動度μｎとライフタイムτを考慮する
必要がある。
前記電子の移動度μ。は。
−との関連ｌこついて述べる。
シリコンの伝導帯の等エネルギー面（バレー）は、第１
図に示す如くであり、また、（４１式で表せる。
図に示す如くであり、また、（４１式で表せる。
・・・・・・・・・（４）
（１１”ｘｔ７＋Ｚｅαはバンド、ｍＱは電子の静止質
量である。） 更に、電子の有効質量ｍ はＥ（９）の関数であり（τ
：散乱による緩和時間） で真せる。すなわち、質量の影響だけを考えると。
量である。） 更に、電子の有効質量ｍ はＥ（９）の関数であり（τ
：散乱による緩和時間） で真せる。すなわち、質量の影響だけを考えると。
軽い電子でμｎは大きくなり、（１）式によりて拡散係
数Ｄｎが大きくなる。ひいてはペース走行時間が短くな
る。すなわちμｎを増大させることによりてもベース幅
を薄（するのと同様の効果が得られる。本発明者は、特
に前記μｎを増大させる方法について詳しく研究した。
数Ｄｎが大きくなる。ひいてはペース走行時間が短くな
る。すなわちμｎを増大させることによりてもベース幅
を薄（するのと同様の効果が得られる。本発明者は、特
に前記μｎを増大させる方法について詳しく研究した。
ここでμｎとエネルである。したがりて１４１ 、１５
１式から方向ｌこよりて電子の質量ｍは変化することが
分かる。
１式から方向ｌこよりて電子の質量ｍは変化することが
分かる。
（１００）琳結晶シリコン半導体に、第２図の斜視図に
示すようにｎｐｎ型バイポーラトランジスタをその電流
の走行方向が（１００）面内の特にｙ方向薯こ平行にな
るように形成するとき、第１図から明らかなようＩこ、
６つの等価なバレー（等エネルギー面）のうちｙ軸上の
バレーでは電子は重く。
示すようにｎｐｎ型バイポーラトランジスタをその電流
の走行方向が（１００）面内の特にｙ方向薯こ平行にな
るように形成するとき、第１図から明らかなようＩこ、
６つの等価なバレー（等エネルギー面）のうちｙ軸上の
バレーでは電子は重く。
その質量ｍ、はｍ１＝０．９８ｍ ｘ軸、２軸上のバ
レーでは′電子は軽く、その質量はｍｔ＝０．１９ｍ
である。このことから、第２図においてｙ軸方向、すな
わち電子の走行方向の平均質１’＜ｍ＞＝０．４５ｍで
ある。
レーでは′電子は軽く、その質量はｍｔ＝０．１９ｍ
である。このことから、第２図においてｙ軸方向、すな
わち電子の走行方向の平均質１’＜ｍ＞＝０．４５ｍで
ある。
（１００）単結晶シリコン半導体表面に１本発明の示す
ように１０・ｄｙｎ ／ｃｒｎ”程度の圧縮応力又は引
っ張り応力をｘ、ｙ方向ｌこ加えると、伝導電子の等エ
ネルギー面は＠３図のように変化し、１子の存在確立は
２軸上のバレーが最も高くなり、９０％以上となる。す
なわち、軽い電子の割合が増え％ｙ方向に運動する電子
の平均質量は＜ｔｎ＞＝０．２７ｍ より小さくなる
。その為、（ｌ）式より電子の拡散は倍近く速くなるの
で、ベース＠域での正孔との再結合は起こり難くなり、
素子特性は良くなる。また、従来のように、バイポーラ
トランジスタのベース幅を狭めベース濃度を上げる必要
がないので、散乱中心を増大させること無く素子特性の
向上をはかることができる。
ように１０・ｄｙｎ ／ｃｒｎ”程度の圧縮応力又は引
っ張り応力をｘ、ｙ方向ｌこ加えると、伝導電子の等エ
ネルギー面は＠３図のように変化し、１子の存在確立は
２軸上のバレーが最も高くなり、９０％以上となる。す
なわち、軽い電子の割合が増え％ｙ方向に運動する電子
の平均質量は＜ｔｎ＞＝０．２７ｍ より小さくなる
。その為、（ｌ）式より電子の拡散は倍近く速くなるの
で、ベース＠域での正孔との再結合は起こり難くなり、
素子特性は良くなる。また、従来のように、バイポーラ
トランジスタのベース幅を狭めベース濃度を上げる必要
がないので、散乱中心を増大させること無く素子特性の
向上をはかることができる。
（実施例）
まず１本発明による第１の実施例について、図面を用い
て詳細に説明する。第４図１ａｌ〜他）は１本発明によ
る一実施例を得るための製造工程の一例を示す断面図で
ある。
て詳細に説明する。第４図１ａｌ〜他）は１本発明によ
る一実施例を得るための製造工程の一例を示す断面図で
ある。
この実施例では、ｔず下地のシリコン（１００）基板（
１）上に厚い絶縁膜層（２）を形成した′ｆ；＆、第４
因（ａ）に示すように結晶種となるように、前記基板［
１）の一部を露出するように前記絶縁膜層の一部を剥離
する。この上（こ多結晶シリコン層あるいはアモルファ
スシリコン層（３）を１００ＯＡ程度全面に堆積する。
１）上に厚い絶縁膜層（２）を形成した′ｆ；＆、第４
因（ａ）に示すように結晶種となるように、前記基板［
１）の一部を露出するように前記絶縁膜層の一部を剥離
する。この上（こ多結晶シリコン層あるいはアモルファ
スシリコン層（３）を１００ＯＡ程度全面に堆積する。
この後、露出しているシリコｙ（１ｏｏ）基板α）の部
分（４）を結晶種としてＥＢアニールあるいはレーザー
アニール等で多結晶シリコン層あるいはアモルファスシ
リコン層を単結晶化Ｔ５＋する（第４図（ｂ））。ここ
で、ＥＢアニールによる単結晶化でＥ８の走査速度１０
ｃｍ ／ ｓｅａ以上、ＩＪｒＪ速電圧１０〜１４ｋ
Ｖでアニールを行りたところ、上層のシリコン層（５）
と下層の絶縁膜層（２）との熱膨張率の違いにより、前
記基板の冷却後には上層シリコン層（５）にＸＸ方向、
ＹＹ力方向同図に示すように引り張り応力Ａ、Ｂが加わ
りた。
分（４）を結晶種としてＥＢアニールあるいはレーザー
アニール等で多結晶シリコン層あるいはアモルファスシ
リコン層を単結晶化Ｔ５＋する（第４図（ｂ））。ここ
で、ＥＢアニールによる単結晶化でＥ８の走査速度１０
ｃｍ ／ ｓｅａ以上、ＩＪｒＪ速電圧１０〜１４ｋ
Ｖでアニールを行りたところ、上層のシリコン層（５）
と下層の絶縁膜層（２）との熱膨張率の違いにより、前
記基板の冷却後には上層シリコン層（５）にＸＸ方向、
ＹＹ力方向同図に示すように引り張り応力Ａ、Ｂが加わ
りた。
具体的なＥＢアニールの条件として下表１＃こ示す３つ
の条件で実験を行りた。
の条件で実験を行りた。
表 １
前記条件１９条件２９条件３の（１００）面の引り張り
応力はラマン分光でｆｉ１１定した結果、それぞれ１．
８Ｘ Ｉ Ｏ’ ｄｙｎ／ｃｍ” 、 ３．２Ｘ Ｉ
Ｏ’ ｄｙｎ／ｃｍ” 、 ４．３Ｘ １０・ｄｙｎ
７ｃｍ”でありた。ラマン分光を用いるにあたり照射レ
ーザーにより試料の己度があがらないようにとくに注意
深く配慮した。
応力はラマン分光でｆｉ１１定した結果、それぞれ１．
８Ｘ Ｉ Ｏ’ ｄｙｎ／ｃｍ” 、 ３．２Ｘ Ｉ
Ｏ’ ｄｙｎ／ｃｍ” 、 ４．３Ｘ １０・ｄｙｎ
７ｃｍ”でありた。ラマン分光を用いるにあたり照射レ
ーザーにより試料の己度があがらないようにとくに注意
深く配慮した。
また、基板へのスリップ（亀裂）の有無については１条
件３ではスリップが見られたが、条件己および条件２で
はスリップの発生は見られなかった。
件３ではスリップが見られたが、条件己および条件２で
はスリップの発生は見られなかった。
すなわち１本発明では半導体膜内にスリップの発生がな
い上限の応力喧は４ Ｘ １×１０− ｄｙｎ ／ ｃ
ｍ”であり、かつ応力が７〜８ Ｘ Ｉ Ｏ” ｄｙｎ
／ｃｍ”以上であれば本発明による効果が得られること
がわかった。
い上限の応力喧は４ Ｘ １×１０− ｄｙｎ ／ ｃ
ｍ”であり、かつ応力が７〜８ Ｘ Ｉ Ｏ” ｄｙｎ
／ｃｍ”以上であれば本発明による効果が得られること
がわかった。
また、ひりばり歪みは８．Ｉ Ｘ １０−’ 〜７．３
Ｘ １０−” テあれば良いこともわかった。
Ｘ １０−” テあれば良いこともわかった。
本発明では、前記半導体膜に応力を内在せしめるための
冷却が重要であるが、その場合、前記表１に示した電子
ビーム電流、走査速度、基板己度等の条件を適当に組み
合わせることが必要である。
冷却が重要であるが、その場合、前記表１に示した電子
ビーム電流、走査速度、基板己度等の条件を適当に組み
合わせることが必要である。
例えば前記条件１で電子ビームの照射時と照射＠後で、
基板＠度はそれぞれ１６００℃と６５０℃であり、その
間の瞬間は約０．２秒である。前記弧度の変化が大きい
ほど応力は犬となるので、ビーム電流や走査速度を大と
するか、基板温度を低く設定すればよいことがわかる。
基板＠度はそれぞれ１６００℃と６５０℃であり、その
間の瞬間は約０．２秒である。前記弧度の変化が大きい
ほど応力は犬となるので、ビーム電流や走査速度を大と
するか、基板温度を低く設定すればよいことがわかる。
このようにしで形成した上層のシリコン層（５）を用い
て、第４図ｔｅｌに示すようにその電流の走行方向が（
１００）面内になるように、いわゆるラテラ／ｌ／ ｎ
ｐ ｎ型バイポーラトランジスタ（６）を形成した。
て、第４図ｔｅｌに示すようにその電流の走行方向が（
１００）面内になるように、いわゆるラテラ／ｌ／ ｎ
ｐ ｎ型バイポーラトランジスタ（６）を形成した。
前記バイポーラトランジスタの電気的特性を測定したと
ころ、例えば、遮断周波数ｆｔは第５図の特性図に示す
ように、従来のものｉこ比べ十分良好な特性が得られた
。
ころ、例えば、遮断周波数ｆｔは第５図の特性図に示す
ように、従来のものｉこ比べ十分良好な特性が得られた
。
また、ペース・エミッタ間接曾電圧ｖＢＥに対するコレ
クタ電流（Ｉｃ）、ペース電流（ＩＢ）の特性は、第６
図に示すようでありた。このように、従来に比べ良好な
結果が得られた。
クタ電流（Ｉｃ）、ペース電流（ＩＢ）の特性は、第６
図に示すようでありた。このように、従来に比べ良好な
結果が得られた。
一方、従来のベース幅を縮小したバイポーラトランジス
タではパンチスルーが発生したり、ｔた、パンチスルー
防止のためのペース領域高濃度不純物注入ｆこよる散乱
中心の増大−こより、上述の本発明の実施例のような良
い特性を得ることはできなかりた。以上述べてきたよう
に１本発明ｌこよる実施例ではベース幅の縮小を行うこ
と無く、特性の向上をはかることができるので工程上の
マージンを犬きぐとる事ができ、従来ｌこ比べ歩留まり
も向上するという利点がある。
タではパンチスルーが発生したり、ｔた、パンチスルー
防止のためのペース領域高濃度不純物注入ｆこよる散乱
中心の増大−こより、上述の本発明の実施例のような良
い特性を得ることはできなかりた。以上述べてきたよう
に１本発明ｌこよる実施例ではベース幅の縮小を行うこ
と無く、特性の向上をはかることができるので工程上の
マージンを犬きぐとる事ができ、従来ｌこ比べ歩留まり
も向上するという利点がある。
本発明は、上述した実施例のようにＳＯＩ基板を用いる
ほかに、通常の半導体基板に外部から応力をかけたもの
を用いても良い。また、バイポーラトランジスタと同一
のＳＯＩ漢上あるいは同一基板上にＭＯＳ）うｙジスタ
を形成したＢｌ−ＭＯＳ）ランジスタも本発明ｌどよま
れることは言うまでもない。
ほかに、通常の半導体基板に外部から応力をかけたもの
を用いても良い。また、バイポーラトランジスタと同一
のＳＯＩ漢上あるいは同一基板上にＭＯＳ）うｙジスタ
を形成したＢｌ−ＭＯＳ）ランジスタも本発明ｌどよま
れることは言うまでもない。
本発明によれば半導体装置が形成される（１００）単結
晶シリコンのＸ、Ｙ方向に引り張り応力あるいは圧縮応
力を加えることｌこより前記（１００）面内を移動する
′１子のうち、軽いシ子せしめることにより、移動度を
高くして、ｆｉ子の拡散係数を大きくせしめることがで
きる。これによりベース幅の縮小を行うこと無く特性の
向上をはかることができる。
晶シリコンのＸ、Ｙ方向に引り張り応力あるいは圧縮応
力を加えることｌこより前記（１００）面内を移動する
′１子のうち、軽いシ子せしめることにより、移動度を
高くして、ｆｉ子の拡散係数を大きくせしめることがで
きる。これによりベース幅の縮小を行うこと無く特性の
向上をはかることができる。
第１図は、シリコンの伝導帯の等エネルギー面を示す模
式図、第２図及び第３図は１本発明の詳細な説明するた
めの説明図、第４図ｔａ１〜［ｃｌは、本発明ζこよる
一実施例を得るためのＩ！！！！造工程断面図。 第５図及び第６図は、本発明による一実施例の効果を説
明するための特性図である。 ｌ・・・５ｔ（１００）基板、２・・・絶縁膜、３・・
・多結晶又ハアモルファスシリコン層、４・・・結晶種
、５・・・奉納晶化シリコン層。 代理人 弁理士 則 近 Ｗｉ 右同
松 山 光 之第４図
式図、第２図及び第３図は１本発明の詳細な説明するた
めの説明図、第４図ｔａ１〜［ｃｌは、本発明ζこよる
一実施例を得るためのＩ！！！！造工程断面図。 第５図及び第６図は、本発明による一実施例の効果を説
明するための特性図である。 ｌ・・・５ｔ（１００）基板、２・・・絶縁膜、３・・
・多結晶又ハアモルファスシリコン層、４・・・結晶種
、５・・・奉納晶化シリコン層。 代理人 弁理士 則 近 Ｗｉ 右同
松 山 光 之第４図
Claims (5)
- （１）８．１×１０＾−＾４〜７．３×１０＾−＾５ま
での引っぱり歪みを内在させた（１００）単結晶シリコ
ン半導体膜に、電流の走行方向が（１００）面内になる
ように形成されてなる半導体装置。 - （２）前記半導体装置はｎｐｎ型バイポーラトランジス
タである請求項１記載の半導体装置。 - （３）前記半導体膜には７〜８×１０＾■ｄｙｎ／ｃｍ
＾２〜４×１０＾９ｄｙｎ／ｃｍ＾２の応力を内在せし
めることを特徴とする請求項１記載の半導体装置。 - （４）前記（１００）単結晶シリコン半導体膜は、絶縁
膜上に形成されてなり、前記８．１×１０＾−＾６〜７
．３×１０＾−＾３のひっぱり歪みは電子ビーム、エネ
ルギービーム等のエネルギービームの前記半導体膜への
照射により生じせしめたものであることを特徴とする請
求項１記載の半導体装置。 - （５）（１００）シリコン基板上に前記基板の一部が露
出するように絶縁膜を形成する工程と、全面に多結晶も
しくはアモルファスのシリコン層を形成する工程と、前
記シリコン層を形成する工程と、前記シリコン層に電子
ビーム、エネルギービーム等のエネルギービームを照射
するに際し、照射時と照射直後で前記シリコン層の温度
を急峻に低下せしめ前記シリコン層を８．１×１０＾−
＾４〜７．３×１０＾−＾３の引っぱり歪みを有する（
１００）単結晶化シリコン層として形成する工程と、そ
の後、前記単結晶化シリコン層の（１００）面内に電子
を移動さしめる半導体装置を形成する工程を含む半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63197116A JPH0246733A (ja) | 1988-08-09 | 1988-08-09 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63197116A JPH0246733A (ja) | 1988-08-09 | 1988-08-09 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0246733A true JPH0246733A (ja) | 1990-02-16 |
Family
ID=16368999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63197116A Pending JPH0246733A (ja) | 1988-08-09 | 1988-08-09 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0246733A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009283480A (ja) * | 2008-05-19 | 2009-12-03 | Sumitomo Heavy Ind Ltd | 歪シリコン膜の製造方法 |
| WO2026003919A1 (ja) * | 2024-06-24 | 2026-01-02 | Ｎｔｔ株式会社 | 歪導入方法 |
-
1988
- 1988-08-09 JP JP63197116A patent/JPH0246733A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009283480A (ja) * | 2008-05-19 | 2009-12-03 | Sumitomo Heavy Ind Ltd | 歪シリコン膜の製造方法 |
| WO2026003919A1 (ja) * | 2024-06-24 | 2026-01-02 | Ｎｔｔ株式会社 | 歪導入方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1063731A (en) | Method for making transistor structures having impurity regions separated by a short lateral distance | |
| US7135387B2 (en) | Method of manufacturing semiconductor element | |
| US20020127783A1 (en) | Method for manufacturing a semiconductor device | |
| JPH0656887B2 (ja) | 半導体装置およびその製法 | |
| JPH0473619B2 (ja) | ||
| JPH0410216B2 (ja) | ||
| JPH0258779B2 (ja) | ||
| JPH0132648B2 (ja) | ||
| JPS622531A (ja) | 半導体装置の製造方法 | |
| KR100706136B1 (ko) | 다결정 반도체 박막 기판, 그 제조 방법, 반도체 장치 및전자 장치 | |
| JPH0246733A (ja) | 半導体装置およびその製造方法 | |
| KR950028174A (ko) | 바이폴라소자 및 그의 제조방법 | |
| US20230048614A1 (en) | Manufacturing method of rf components | |
| US3443173A (en) | Narrow emitter lateral transistor | |
| US4415372A (en) | Method of making transistors by ion implantations, electron beam irradiation and thermal annealing | |
| JP3062065B2 (ja) | 半導体装置の製造方法 | |
| JP3084089B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JP3051088B2 (ja) | 高周波バイポーラ技術を用いるｎｐｎトランジスタの外因性ベースの製造方法 | |
| JPH0236051B2 (ja) | ||
| JPH077829B2 (ja) | 半導体装置およびその製法 | |
| JPH04373171A (ja) | 半導体素子の作製方法 | |
| JPS63174308A (ja) | 半導体薄膜結晶層の製造方法 | |
| JPS60137055A (ja) | Ｍｏｓｆｅｔとバイポ−ラトランジスタとが混在する半導体装置及びその製造方法 | |
| JPH01138749A (ja) | 半導体装置の製造方法 | |
| JPS5874033A (ja) | 半導体装置の製造方法 |