JPH0246736A - バイポーラ形薄膜半導体装置 - Google Patents
バイポーラ形薄膜半導体装置Info
- Publication number
- JPH0246736A JPH0246736A JP63198174A JP19817488A JPH0246736A JP H0246736 A JPH0246736 A JP H0246736A JP 63198174 A JP63198174 A JP 63198174A JP 19817488 A JP19817488 A JP 19817488A JP H0246736 A JPH0246736 A JP H0246736A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- base
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/311—Thin-film BJTs
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明は、バイポーラ形薄膜半導体装置に関する。
B、従来の技術
第4図および第5図により、従来のバイポーラ形薄膜半
導体装置を説明する。第4図は特願昭62−14804
3号に示されたバイポーラ形薄膜半導体装置の平面図、
第5図はそのv−v線断面図である。
導体装置を説明する。第4図は特願昭62−14804
3号に示されたバイポーラ形薄膜半導体装置の平面図、
第5図はそのv−v線断面図である。
第4図および第5図において、絶縁性基板21上に、半
導体薄膜としての多結晶シリコン層22がLPGVD
(減圧化学的気相成長)法により所要の厚さに堆積され
、所要の形状にパターニングされている。
導体薄膜としての多結晶シリコン層22がLPGVD
(減圧化学的気相成長)法により所要の厚さに堆積され
、所要の形状にパターニングされている。
この多結晶シリコン層22にはN0形エミツタ領域23
と、このN“形エミッタ領域23を囲繞するようにP形
ベース領域24aおよびP4形ベース引出し領域24b
と、N+形エミッタ領域23.P形ベース領域24aお
よびP形ベース引出し領域24bを囲繞するようにN−
形コレクタ領域25aが形成されている。このN−形コ
レクタ領域25aのN形不純物濃度は、P形ベース領域
24a、P”形ベース引出し領域24bのP形不純物濃
度より低濃度とされている。
と、このN“形エミッタ領域23を囲繞するようにP形
ベース領域24aおよびP4形ベース引出し領域24b
と、N+形エミッタ領域23.P形ベース領域24aお
よびP形ベース引出し領域24bを囲繞するようにN−
形コレクタ領域25aが形成されている。このN−形コ
レクタ領域25aのN形不純物濃度は、P形ベース領域
24a、P”形ベース引出し領域24bのP形不純物濃
度より低濃度とされている。
そしてさらにこのN−形コレクタ領域25aを囲繞する
ようにN形不純物が高濃度に添加されたN゛形コレクタ
引出し領域25bが形成されている。
ようにN形不純物が高濃度に添加されたN゛形コレクタ
引出し領域25bが形成されている。
ここで、P形ベース領域24aおよびN1形エミツタ領
域23は、多結晶シリコン層22上に設けられた同一マ
スクを用いて、予め低濃度にN形不純物が添加された多
結晶シリコン層22にP形不純物とN形不純物とを二重
拡散することによって形成されている。このためN1形
エミツタ領域23とN−形コレクタ領域25aとに挟ま
れたP形ベース領域24aの幅は、P形不純物とN形不
純物との二重拡散による横方向拡散長の差によって規定
され、極めて狭いベース幅Wとされる。
域23は、多結晶シリコン層22上に設けられた同一マ
スクを用いて、予め低濃度にN形不純物が添加された多
結晶シリコン層22にP形不純物とN形不純物とを二重
拡散することによって形成されている。このためN1形
エミツタ領域23とN−形コレクタ領域25aとに挟ま
れたP形ベース領域24aの幅は、P形不純物とN形不
純物との二重拡散による横方向拡散長の差によって規定
され、極めて狭いベース幅Wとされる。
さらに、多結晶シリコン層22上には層間絶縁膜として
のシリコン酸化膜27が堆積されている。
のシリコン酸化膜27が堆積されている。
そしてこのシリコン酸化膜27に開口されたコンタクト
ホールを介して、N+形エミッタ領域23゜P“形ベー
ス引出し領域24b、およびN“形コレクタ引出し領域
25bがそれぞれエミッタ電極26E、ベース電極26
B、およびコレクタ電極26Cに接続されている。
ホールを介して、N+形エミッタ領域23゜P“形ベー
ス引出し領域24b、およびN“形コレクタ引出し領域
25bがそれぞれエミッタ電極26E、ベース電極26
B、およびコレクタ電極26Cに接続されている。
この従来のバイポーラ形薄膜半導体装置は次のようにし
て製造される。
て製造される。
絶縁性基板21上に、半導体薄膜としての多結晶シリコ
ンM22をLPCVD法により所要の厚さに堆積し、N
形不純物を所要量添加して全体を低濃度のN−形不純物
領域とし、所要の形状にパターニングする。そしてこの
N−形不純物領域とされた多結晶シリコン層22上にマ
スク材としてのシリコン酸化膜を形成し、所定の位置に
二重拡散用窓を開口する。次いで、この二重拡散用窓を
有するシリコン酸化膜をマスクとして、P形不純物を所
要量添加してベース領域およびベース引出し領域を形成
するためのP形不純物領域を形成する。続いて、二重拡
散用窓のうち、ベース弓出し領域を形成するためのP形
不純物領域上の部分をシリコン酸化膜によって覆い、ま
た多結晶シリコン層22上にマスク材として形成されて
いるシリコン酸化膜にコレクタ引出し領域を形成するた
めの拡散用窓を開口する。
ンM22をLPCVD法により所要の厚さに堆積し、N
形不純物を所要量添加して全体を低濃度のN−形不純物
領域とし、所要の形状にパターニングする。そしてこの
N−形不純物領域とされた多結晶シリコン層22上にマ
スク材としてのシリコン酸化膜を形成し、所定の位置に
二重拡散用窓を開口する。次いで、この二重拡散用窓を
有するシリコン酸化膜をマスクとして、P形不純物を所
要量添加してベース領域およびベース引出し領域を形成
するためのP形不純物領域を形成する。続いて、二重拡
散用窓のうち、ベース弓出し領域を形成するためのP形
不純物領域上の部分をシリコン酸化膜によって覆い、ま
た多結晶シリコン層22上にマスク材として形成されて
いるシリコン酸化膜にコレクタ引出し領域を形成するた
めの拡散用窓を開口する。
その後、一部をシリコン酸化膜によって覆われた二重拡
散用窓およびコレクタ引出し領域を形成するための拡散
用窓を有するシリコン酸化膜をマスクとして、N形不純
物を所要量添加して高濃度N+形エミッタ領域23およ
び高濃度N“形コレクタ引出し領域25bを同時に形成
する。
散用窓およびコレクタ引出し領域を形成するための拡散
用窓を有するシリコン酸化膜をマスクとして、N形不純
物を所要量添加して高濃度N+形エミッタ領域23およ
び高濃度N“形コレクタ引出し領域25bを同時に形成
する。
こうして形成されたN“形エミッタ領域23とN−形不
純物領域とに挟まれたP形不純物領域がP形ベース領域
24aおよびP+形ベース引出し領域24bとなり、こ
のP形ベース領域24aおよびP+形ベース引出し領域
24bとN“形コレクタ引出し領域25bとに挟まれた
N−形不純物領域がN−形コレクタ領域25aとなる。
純物領域とに挟まれたP形不純物領域がP形ベース領域
24aおよびP+形ベース引出し領域24bとなり、こ
のP形ベース領域24aおよびP+形ベース引出し領域
24bとN“形コレクタ引出し領域25bとに挟まれた
N−形不純物領域がN−形コレクタ領域25aとなる。
このときN+形エミッタ領域23とN−形コレクタ領域
25aとに挟まれたP形ベース領域24aのベース幅W
は、P形ベース領域24aを形成するP形不純物とN3
形エミツタ領域23を形成するN形不純物との二重拡散
による横方向拡散長の差によって規定されるため極めて
狭く制御される。
25aとに挟まれたP形ベース領域24aのベース幅W
は、P形ベース領域24aを形成するP形不純物とN3
形エミツタ領域23を形成するN形不純物との二重拡散
による横方向拡散長の差によって規定されるため極めて
狭く制御される。
次いで、全面に層間絶縁膜としてのシリコン酸化膜27
を堆積した後、N+形エミッタ領域23上、P4形ベー
ス引出し領域24b上、およびN+形コレクタ引出し領
域25b上の所定の位置にそれぞれコンタクトホールを
開口し、N3形エミツタ領域23、Pゝ形ベース引出し
領域24b、およびNゝ形コレクタ引出し領域25bに
それぞれ接続されるエミッタ電極26E、ベース電極2
6B、およびコレクタ電極26Gを形成する。
を堆積した後、N+形エミッタ領域23上、P4形ベー
ス引出し領域24b上、およびN+形コレクタ引出し領
域25b上の所定の位置にそれぞれコンタクトホールを
開口し、N3形エミツタ領域23、Pゝ形ベース引出し
領域24b、およびNゝ形コレクタ引出し領域25bに
それぞれ接続されるエミッタ電極26E、ベース電極2
6B、およびコレクタ電極26Gを形成する。
このようにして、上記特願昭62−148043号に示
されるバイポーラ形薄膜半導体装置は、半導体薄膜にN
′″形エミッタ領域23−P形ベース領域24a−N−
形コレクタ領域25aの横形N”−P−N−構造のNP
Nバイポーラトランジスタが形成されている。そしてこ
のP形ベース領域24aは、半導体薄膜上のマスク材に
開口された同−窓からP形不純物とN形不純物とを二重
拡散してこれら2種類の不純物の横方向拡散長の差によ
ってP形ベース領域24aのベース幅Wを決定する。い
わゆるD S A (Diffusion 5elf
Alignment )技術を用いることによって形成
されている。このため、P形ベース領域24aのベース
幅Wを極めて狭い(数千人)所望のベース幅に制御する
ことができ、多結晶シリコン層22のような小数キャリ
アの拡散長の短い材料でも、適度な電流増幅率hFEを
有するNPNバイポーラトランジスタを作ることができ
る。
されるバイポーラ形薄膜半導体装置は、半導体薄膜にN
′″形エミッタ領域23−P形ベース領域24a−N−
形コレクタ領域25aの横形N”−P−N−構造のNP
Nバイポーラトランジスタが形成されている。そしてこ
のP形ベース領域24aは、半導体薄膜上のマスク材に
開口された同−窓からP形不純物とN形不純物とを二重
拡散してこれら2種類の不純物の横方向拡散長の差によ
ってP形ベース領域24aのベース幅Wを決定する。い
わゆるD S A (Diffusion 5elf
Alignment )技術を用いることによって形成
されている。このため、P形ベース領域24aのベース
幅Wを極めて狭い(数千人)所望のベース幅に制御する
ことができ、多結晶シリコン層22のような小数キャリ
アの拡散長の短い材料でも、適度な電流増幅率hFEを
有するNPNバイポーラトランジスタを作ることができ
る。
C0発明が解決しようとする課題
しかしながら、このような従来のバイポーラ形薄膜半導
体装置においては、ベース領域24aの幅が極めて狭い
ため、 ■ベース抵抗が極めて高くなり、その結果、コレクタ電
流を充分に流すことができず、応答性が悪い。またコレ
クタ電流を充分に流そうとすると駆動電圧が高くなる、 ■ベース抵抗を下げるためにベース領域の不純物濃度を
高くすると、エミッタ注入効率が下がり、電流増幅率h
Fεが低下する、 等の問題があった。
体装置においては、ベース領域24aの幅が極めて狭い
ため、 ■ベース抵抗が極めて高くなり、その結果、コレクタ電
流を充分に流すことができず、応答性が悪い。またコレ
クタ電流を充分に流そうとすると駆動電圧が高くなる、 ■ベース抵抗を下げるためにベース領域の不純物濃度を
高くすると、エミッタ注入効率が下がり、電流増幅率h
Fεが低下する、 等の問題があった。
本発明は、このような従来の問題点に着目してなされた
もので、電流駆動能力や応答性を改善するとともに、実
効的なエミッターベース接合面積を大きくシ、かつ電流
増幅率hFEを大きくすることができるバイポーラ形薄
膜半導体装置を提供することを目的とする。
もので、電流駆動能力や応答性を改善するとともに、実
効的なエミッターベース接合面積を大きくシ、かつ電流
増幅率hFEを大きくすることができるバイポーラ形薄
膜半導体装置を提供することを目的とする。
00課題を解決するための手段
本発明は、半導体薄膜に形成された第2導電形のエミッ
タ領域と、半導体薄膜に形成された第2導電形のコレク
タ領域と、エミッタ領域とコレクタ領域とに挟まれた第
1導電形のベース領域とを具備し、ベース領域およびエ
ミッタ領域が半導体薄膜上に設けられた同=マスクを用
いた第1導電形および第2導電形の不純物の二重拡散に
よって形成されるバイポーラ形薄膜半導体装置に適用さ
れる。
タ領域と、半導体薄膜に形成された第2導電形のコレク
タ領域と、エミッタ領域とコレクタ領域とに挟まれた第
1導電形のベース領域とを具備し、ベース領域およびエ
ミッタ領域が半導体薄膜上に設けられた同=マスクを用
いた第1導電形および第2導電形の不純物の二重拡散に
よって形成されるバイポーラ形薄膜半導体装置に適用さ
れる。
そして上述の問題点は、基板上に高不純物濃度の第1導
電形のベース引出し領域を形成し、このベース引出し領
域上に絶縁膜を介して、エミッタ。
電形のベース引出し領域を形成し、このベース引出し領
域上に絶縁膜を介して、エミッタ。
コレクタ、ベースの各領域が形成された上記半導体薄膜
を積層し、ベース領域の略全域を、絶縁膜に設けられた
開口部を介して、ベース電極と接続されたベース引出し
領域と接続することにより解決される。
を積層し、ベース領域の略全域を、絶縁膜に設けられた
開口部を介して、ベース電極と接続されたベース引出し
領域と接続することにより解決される。
E0作用
幅狭のベース領域のほぼ全域が高不純物濃度の第1導電
形のベース引出し領域を介してベース電極に接続される
のでベース抵抗が低くなる。そのため、電流駆動能力や
応答性が著しく改善され、また実効的なエミッターベー
ス接合面積が大きくなり、電流増幅率hFEが大きくが
できる。
形のベース引出し領域を介してベース電極に接続される
のでベース抵抗が低くなる。そのため、電流駆動能力や
応答性が著しく改善され、また実効的なエミッターベー
ス接合面積が大きくなり、電流増幅率hFEが大きくが
できる。
F、実施例
一第1の実施例−
第1図および第2図により、本発明に係るバイポーラ形
薄膜半導体装置の第1の実施例を説明する。第1図はバ
イポーラ形薄膜半導体装置を示す平面図、第2図はその
n−■m断面図である。
薄膜半導体装置の第1の実施例を説明する。第1図はバ
イポーラ形薄膜半導体装置を示す平面図、第2図はその
n−■m断面図である。
第1図および第2図において、絶縁性基板1上には、多
結晶シリコン層にP形不純物を高濃度に添加したP1形
ベース引出し領域4bが形成されている。
結晶シリコン層にP形不純物を高濃度に添加したP1形
ベース引出し領域4bが形成されている。
このPゝ形ベース引出し領域4b上には、絶縁膜として
のシリコン酸化膜8を介して半導体薄膜としての多結晶
シリコン層2が形成されている。
のシリコン酸化膜8を介して半導体薄膜としての多結晶
シリコン層2が形成されている。
この多結晶シリコン層2中には、N形不純物が添加され
たN1形エミツタ領域3と、このN3形エミツタ領域3
を囲繞するP形ベース領域4aと、このP形ベース領域
4aを囲繞するN−形コレクタ領域5aとが形成されて
いる。このN−形コレクタ領域5aのN形不純物濃度は
、P形ベース領域4aの不純物濃度より低い。さらにこ
のN−形コレクタ領域5aを囲繞してN形不純物が高濃
度に添加されたN+形コレクタ引出し領域5bが形成さ
れている。
たN1形エミツタ領域3と、このN3形エミツタ領域3
を囲繞するP形ベース領域4aと、このP形ベース領域
4aを囲繞するN−形コレクタ領域5aとが形成されて
いる。このN−形コレクタ領域5aのN形不純物濃度は
、P形ベース領域4aの不純物濃度より低い。さらにこ
のN−形コレクタ領域5aを囲繞してN形不純物が高濃
度に添加されたN+形コレクタ引出し領域5bが形成さ
れている。
このようにして多結晶シリコン層2に、N1形エミッタ
領域3−P形ベース領域4a−N−形コレクタ領域5a
−N+形コレクタ引出し領域5bの横形N”−P−N−
−N”構造が形成されている。
領域3−P形ベース領域4a−N−形コレクタ領域5a
−N+形コレクタ引出し領域5bの横形N”−P−N−
−N”構造が形成されている。
なお、P形ベース領域4aおよびN3形エミツタ領域3
は、後の製造方法の説明において詳しく述へるが、同一
マスクを用い、多結晶シリコン層2にP形不純物とN形
不純物とを二重に拡散する、いわゆるDSA技術によっ
て形成されるため、N“形エミッタ領域3とN−形コレ
クタ領域5aとに挟まれたP形ベース領域4aのベース
幅Wを数千オングストロームと極めて狭くできる。さら
に、P形ベース領域4aはN″″形エミッタ領域3の周
囲全てにおいて均一のベース幅Wを有することになり、
このP形ベース領域4a全体がトランジスタ動作に寄与
する活性ベース領域となっている。
は、後の製造方法の説明において詳しく述へるが、同一
マスクを用い、多結晶シリコン層2にP形不純物とN形
不純物とを二重に拡散する、いわゆるDSA技術によっ
て形成されるため、N“形エミッタ領域3とN−形コレ
クタ領域5aとに挟まれたP形ベース領域4aのベース
幅Wを数千オングストロームと極めて狭くできる。さら
に、P形ベース領域4aはN″″形エミッタ領域3の周
囲全てにおいて均一のベース幅Wを有することになり、
このP形ベース領域4a全体がトランジスタ動作に寄与
する活性ベース領域となっている。
そしてシリコン酸化膜8には、P形ベース領域4aの底
面全体を含みかつそれより一回り大きなベース接続用の
開口部8Hが設けられ、このベース接続用開口部8Hを
介してP′″形ベース引出し領域4bとP形ベース領域
4aとが接続されている。
面全体を含みかつそれより一回り大きなベース接続用の
開口部8Hが設けられ、このベース接続用開口部8Hを
介してP′″形ベース引出し領域4bとP形ベース領域
4aとが接続されている。
さらに、P0形ベース引出し領域4b上および多結晶シ
リコン層2上には層間絶縁膜としてのシリコン酸化膜7
が堆積されている。そしてこのシリコン酸化膜7に開口
されたコンタクトホールを介して、N゛形エミッタ領域
3、P+形ベース引出し領域4b、およびN+形コレク
タ引出し領域5bがそれぞれ例えばアルミニウムAQか
らなるエミッタ電極6E、ベース電極6B、およびコレ
クタ電極6Cに接続されている。
リコン層2上には層間絶縁膜としてのシリコン酸化膜7
が堆積されている。そしてこのシリコン酸化膜7に開口
されたコンタクトホールを介して、N゛形エミッタ領域
3、P+形ベース引出し領域4b、およびN+形コレク
タ引出し領域5bがそれぞれ例えばアルミニウムAQか
らなるエミッタ電極6E、ベース電極6B、およびコレ
クタ電極6Cに接続されている。
次に、このようなバイポーラ形薄膜半導体装置の製造方
法を説明する。
法を説明する。
絶縁性基板1上に、半導体薄膜としての多結晶シリコン
層をLPCVD法により所要の厚さに堆積し、ホウ素B
等のP形不純物を高濃度に添加し。
層をLPCVD法により所要の厚さに堆積し、ホウ素B
等のP形不純物を高濃度に添加し。
さらに所要の形状にパターニングして、高濃度のP+形
ベース引出し領域4bを形成する。そしてこのP1形ベ
ース引出し領域4b上に、絶縁膜としてのシリコン酸化
膜8を形成し、ベース領域が形成される予定の所定の位
置にベース接続用の開口部8Hを開口する。
ベース引出し領域4bを形成する。そしてこのP1形ベ
ース引出し領域4b上に、絶縁膜としてのシリコン酸化
膜8を形成し、ベース領域が形成される予定の所定の位
置にベース接続用の開口部8Hを開口する。
次いで、全面に半導体薄膜としての多結晶シリコン層2
をLPCVD法により所要の厚さに堆積し、リンPやヒ
素As等のN形不純物を所要量添加して全体を低濃度の
N−形不純物領域とし、所要の形状にパターニングする
。そしてこのN−形不純物領域としての多結晶シリコン
層2上にマスク材としてのシリコン酸化膜を形成し、所
定の位置に二重拡散用の窓を開口する。
をLPCVD法により所要の厚さに堆積し、リンPやヒ
素As等のN形不純物を所要量添加して全体を低濃度の
N−形不純物領域とし、所要の形状にパターニングする
。そしてこのN−形不純物領域としての多結晶シリコン
層2上にマスク材としてのシリコン酸化膜を形成し、所
定の位置に二重拡散用の窓を開口する。
次いで、この二重拡散用窓を有するシリコン酸化膜をマ
スクとして、ホウ素B等のP形不純物を所要量添加して
P形不純物領域を形成する。そして再びこの二重拡散用
窓を有するシリコン酸化膜の所定の位置にコレクタ引出
し領域形成用の窓を開口する。この二重拡散用窓および
コレクタ引出し領域形成用窓を有するシリコン酸化膜を
マスクとして、IJンPやヒ素As等のN形不純物を所
要量添加して高濃度N1形エミツタ領域3およびN゛形
コレクタ引出し領域5bを同時に形成する。
スクとして、ホウ素B等のP形不純物を所要量添加して
P形不純物領域を形成する。そして再びこの二重拡散用
窓を有するシリコン酸化膜の所定の位置にコレクタ引出
し領域形成用の窓を開口する。この二重拡散用窓および
コレクタ引出し領域形成用窓を有するシリコン酸化膜を
マスクとして、IJンPやヒ素As等のN形不純物を所
要量添加して高濃度N1形エミツタ領域3およびN゛形
コレクタ引出し領域5bを同時に形成する。
こうして形成されたN+形エミッタ領域3とN−形不純
物領域とに挟まれたP形不純物領域がP形ベース領域4
aとなり、このP形ベース領域4aとN+形コレクタ引
出し領域5bとに挟まれたN−形不純物領域がN−形コ
レクタ領域5aとなる。
物領域とに挟まれたP形不純物領域がP形ベース領域4
aとなり、このP形ベース領域4aとN+形コレクタ引
出し領域5bとに挟まれたN−形不純物領域がN−形コ
レクタ領域5aとなる。
同一の二重拡散用窓からP形不純物とN形不純物とを二
重拡散してP形ベース領域4aとNゝ形エミッタ領域3
とを形成するため、N+形エミッタ領域3の周囲のP形
ベース領域4aは全領域に渡って均一のベース幅Wを有
することになり、このP形ベース領域4a全体がトラン
ジスタ動作に寄与する活性ベース領域となる。しかもこ
のP形ベース領域4aは、上述の二重拡散法による2種
類の不純物の横方向拡散長の差によってベース幅Wが決
定される、いわゆるDSA技術を用いることによって形
成されるため、そのベース幅Wは数千オングストローム
と極めて狭い所望のベース幅に制御される。
重拡散してP形ベース領域4aとNゝ形エミッタ領域3
とを形成するため、N+形エミッタ領域3の周囲のP形
ベース領域4aは全領域に渡って均一のベース幅Wを有
することになり、このP形ベース領域4a全体がトラン
ジスタ動作に寄与する活性ベース領域となる。しかもこ
のP形ベース領域4aは、上述の二重拡散法による2種
類の不純物の横方向拡散長の差によってベース幅Wが決
定される、いわゆるDSA技術を用いることによって形
成されるため、そのベース幅Wは数千オングストローム
と極めて狭い所望のベース幅に制御される。
一方、シリコン酸化膜8に開口されたベース接続用開口
部8Hは、P形ベース領域4aの底面全体を含みかつそ
れより一回り大きなものであるため、このベース接続用
開口部8Hを介してP0形ベース引出し領域4bとP形
ベース領域4aとが接続される。
部8Hは、P形ベース領域4aの底面全体を含みかつそ
れより一回り大きなものであるため、このベース接続用
開口部8Hを介してP0形ベース引出し領域4bとP形
ベース領域4aとが接続される。
次いで、全面に層間絶縁膜としてのシリコン酸化膜7を
堆積した後、N″″形エミッタ領域3上、P4形ベース
引出し領域4b上、およびN+形コレクタ引出し領域5
b上の所定の位置にそれぞれコンタクトホールを開口す
る。そして全面にアルミニウムAQ層を形成し、所定の
形状にパターニングして、N3形エミツタ領域3、P0
形ベース引出し領域4b、およびN+形コレクタ引出し
領域5bにそれぞれ接続するエミッタ電極6E、ベース
電極6B、およびコレクタ電極6Cを形成する。
堆積した後、N″″形エミッタ領域3上、P4形ベース
引出し領域4b上、およびN+形コレクタ引出し領域5
b上の所定の位置にそれぞれコンタクトホールを開口す
る。そして全面にアルミニウムAQ層を形成し、所定の
形状にパターニングして、N3形エミツタ領域3、P0
形ベース引出し領域4b、およびN+形コレクタ引出し
領域5bにそれぞれ接続するエミッタ電極6E、ベース
電極6B、およびコレクタ電極6Cを形成する。
このように第1の実施例においては、ベース幅Wが極め
て狭いP形ベース領域4aの底面全体が高濃度のP+形
ベース引出し領域4bに接続されているため、ベース抵
抗を極めて小さいものにすることができる。したがって
、電流駆動能力や応答性が著しく改善される。
て狭いP形ベース領域4aの底面全体が高濃度のP+形
ベース引出し領域4bに接続されているため、ベース抵
抗を極めて小さいものにすることができる。したがって
、電流駆動能力や応答性が著しく改善される。
なおここで、P4形ベース引出し領域4bはP形ベース
領域4aと接続されているだけでなく、P形ベース領域
4aに隣接するNゝ形エミッタ領域3の一部およびN−
形コレクタ領域5aとも接続されている。しかし、P″
″形ベース引出し領域4bとN1形エミツタ領域3との
間にできるP−N接合は、P9形ベース引出し領域4b
の不純物濃度がP形ベース領域4aの不純物濃度に比べ
てかなり高いために小数キャリアの注入が抑制されて、
トランジスタ動作に悪影響を及ぼすことはない。また、
P0形ベース引出し領域4bとN−形コレクタ領域5a
との間にできるP−N接合は、トランジスタ動作時に逆
バイアスに印加されるため、電源電圧をかなり高くしな
い限り問題となることはない。
領域4aと接続されているだけでなく、P形ベース領域
4aに隣接するNゝ形エミッタ領域3の一部およびN−
形コレクタ領域5aとも接続されている。しかし、P″
″形ベース引出し領域4bとN1形エミツタ領域3との
間にできるP−N接合は、P9形ベース引出し領域4b
の不純物濃度がP形ベース領域4aの不純物濃度に比べ
てかなり高いために小数キャリアの注入が抑制されて、
トランジスタ動作に悪影響を及ぼすことはない。また、
P0形ベース引出し領域4bとN−形コレクタ領域5a
との間にできるP−N接合は、トランジスタ動作時に逆
バイアスに印加されるため、電源電圧をかなり高くしな
い限り問題となることはない。
また、N″″形エミッタ領域3の周囲のP形ベース領域
4aは全領域に渡って均一のベースMWを有し、このP
形ベース領域4a全体がトランジスタ動作に寄与する活
性ベース領域となるため、実効的なエミッターベース接
合面積を大きくすることができる。
4aは全領域に渡って均一のベースMWを有し、このP
形ベース領域4a全体がトランジスタ動作に寄与する活
性ベース領域となるため、実効的なエミッターベース接
合面積を大きくすることができる。
さらにまた、上記特願昭62−148043号に示され
るバイポーラ形薄膜半導体装置と同様に、同一マスクを
用いた二重拡散法によりP形ベース領域4aのベース幅
Wを極めて狭い所望のベース幅に制御することができる
ため電流増幅率hFEを大きくすることができ、また低
濃度のN−形コレクタ領域5aを設けているために耐圧
を高くすることができる。
るバイポーラ形薄膜半導体装置と同様に、同一マスクを
用いた二重拡散法によりP形ベース領域4aのベース幅
Wを極めて狭い所望のベース幅に制御することができる
ため電流増幅率hFEを大きくすることができ、また低
濃度のN−形コレクタ領域5aを設けているために耐圧
を高くすることができる。
一部2の実施例−
次に、第3図により、本発明に係るバイポーラ形薄膜半
導体装置の第2の実施例を説明する。
導体装置の第2の実施例を説明する。
バイポーラ形薄膜半導体装置の断面図である第3図にお
いて、第2図に示された第1の実施例における絶縁性基
板1に代えてN形半導体基板31が用いられている。ま
た、P0形ベース引出し領域4bに代えて、N形半導体
基板31の表面にP形不純物を高濃度に添加して形成さ
れた高濃度のP+形不純物領域としてのP“形ベース引
出し領域34bが用いられており、さらにまたシリコン
酸化膜8に代えて、P+形ベース引出し領域34b上に
形成された絶縁膜としてのシリコン酸化膜38が用いら
れている。
いて、第2図に示された第1の実施例における絶縁性基
板1に代えてN形半導体基板31が用いられている。ま
た、P0形ベース引出し領域4bに代えて、N形半導体
基板31の表面にP形不純物を高濃度に添加して形成さ
れた高濃度のP+形不純物領域としてのP“形ベース引
出し領域34bが用いられており、さらにまたシリコン
酸化膜8に代えて、P+形ベース引出し領域34b上に
形成された絶縁膜としてのシリコン酸化膜38が用いら
れている。
これら以外は、第2図に示されているのと同様であり、
P3形ベース引出し領域34b上にシリコン酸化膜38
を介して多結晶シリコン層2が形成され、この多結晶シ
リコン層2には、上述したと同様に、N0形エミッタ領
域3−P形ベース領域4a−N−形コレクタ領域5a−
N”形コレクタ引出し領域5bの横形N”−P−N−N
+構造が形成されている。また、シリコン酸化膜38に
は、P形ベース領域4aの底面全体を含みかつそれより
一回り大きなベース接続用の開口部38Hが設けられ、
このベース接続用開口部38Hを介して、P2形ベース
引出し領域34bとP形ベース領域4aとが接続されて
いる。
P3形ベース引出し領域34b上にシリコン酸化膜38
を介して多結晶シリコン層2が形成され、この多結晶シ
リコン層2には、上述したと同様に、N0形エミッタ領
域3−P形ベース領域4a−N−形コレクタ領域5a−
N”形コレクタ引出し領域5bの横形N”−P−N−N
+構造が形成されている。また、シリコン酸化膜38に
は、P形ベース領域4aの底面全体を含みかつそれより
一回り大きなベース接続用の開口部38Hが設けられ、
このベース接続用開口部38Hを介して、P2形ベース
引出し領域34bとP形ベース領域4aとが接続されて
いる。
すなわち第2の実施例は、P形ベース領域4aがN形半
導体基板31から絶縁分離されない構造の半導体装置に
用いることができる。
導体基板31から絶縁分離されない構造の半導体装置に
用いることができる。
なお、P形ベース領域4aおよびN″″形エミッタ領域
3は、第1の実施例と同様の二重拡散によって形成され
ているためP形ベース領域4aのベース幅Wは、P形不
純物とN形不純物との二重拡散による横方向拡散長の差
によって規定され、数千オングストロームと極めて狭い
ベース幅Wとされ、かつN′″形エミッタ領域;3の周
囲全てにおいて均一のベース幅Wを有し、このP形ベー
ス引出4a全体が活性ベース領域となっている。
3は、第1の実施例と同様の二重拡散によって形成され
ているためP形ベース領域4aのベース幅Wは、P形不
純物とN形不純物との二重拡散による横方向拡散長の差
によって規定され、数千オングストロームと極めて狭い
ベース幅Wとされ、かつN′″形エミッタ領域;3の周
囲全てにおいて均一のベース幅Wを有し、このP形ベー
ス引出4a全体が活性ベース領域となっている。
このようにして第2の実施例においても、第1の実施例
と同様に、P形ベース領域4aの底面全てが高濃度のP
3形ベース引出し領域34bに接続されているため、第
1の実施例と全く同様の効果を有する。
と同様に、P形ベース領域4aの底面全てが高濃度のP
3形ベース引出し領域34bに接続されているため、第
1の実施例と全く同様の効果を有する。
なお、上記第1および第2の実施例においては、NPN
バイポーラトランジスタについて述べてきたが、このN
形とP形との導電形を全てに渡って入れ替えた構造のト
ランジスタすなわちPNPバイポーラトランジスタにつ
いても、本発明を全く同様に適用することができる。ま
た、本発明を逸脱しない限りにおいて、多結晶シリコン
層2に形成したバイポーラトランジスタのレイアウトは
実施例に限定されない。
バイポーラトランジスタについて述べてきたが、このN
形とP形との導電形を全てに渡って入れ替えた構造のト
ランジスタすなわちPNPバイポーラトランジスタにつ
いても、本発明を全く同様に適用することができる。ま
た、本発明を逸脱しない限りにおいて、多結晶シリコン
層2に形成したバイポーラトランジスタのレイアウトは
実施例に限定されない。
G6発明の効果
以上の通り本発明によれば、薄膜半導体層に形成された
バイポーラ形薄膜半導体装置において、ベース電極に接
続されている高不純物濃度のベース引出し領域を絶縁性
基板上に設け、この上に絶縁層を介して薄膜半導体装置
を形成し、そのベース領域のほぼ全体をベース引出し領
域と接続したので、 ■ベース抵抗を極めて小さなものにして、電流駆動能力
や応答性を著しく改善することができる、■実効的なエ
ミッターベース接合面積を大きくすることができる、 ■電流増幅率hFEを大きくすることができる、という
効果が得られる。
バイポーラ形薄膜半導体装置において、ベース電極に接
続されている高不純物濃度のベース引出し領域を絶縁性
基板上に設け、この上に絶縁層を介して薄膜半導体装置
を形成し、そのベース領域のほぼ全体をベース引出し領
域と接続したので、 ■ベース抵抗を極めて小さなものにして、電流駆動能力
や応答性を著しく改善することができる、■実効的なエ
ミッターベース接合面積を大きくすることができる、 ■電流増幅率hFEを大きくすることができる、という
効果が得られる。
第1図は本発明の第1の実施例によるバイポーラ形薄膜
半導体装置を示す平面図、第2図はそのn−n線断面図
、第3図は本発明の第2の実施例によるバイポーラ形薄
膜半導体装置を示す断面図、第4図は従来のバイポーラ
形薄膜半導体装置を示す平面図、第5図はそのv−v線
断面図である。 1:絶縁性基板 2:多結晶シリコン層3:N4形エ
ミッタ領域 4a:P形ベース引出 4b:P”形ベース引出し領域 5a:N−形コレクタ領域 5b:N″形コレクタ引出し領域 6E:エミッタ電極 6B:ベース電極 6C:コレクタ電極 7:シリコン酸化膜8:シリコン
酸化膜 8H:開口部 3にN形半導体基板34b:P+形
ベース引出し領域 特許出願人 日産自動車株式会社 代理人弁理士 永 井 冬 紀 第3図
半導体装置を示す平面図、第2図はそのn−n線断面図
、第3図は本発明の第2の実施例によるバイポーラ形薄
膜半導体装置を示す断面図、第4図は従来のバイポーラ
形薄膜半導体装置を示す平面図、第5図はそのv−v線
断面図である。 1:絶縁性基板 2:多結晶シリコン層3:N4形エ
ミッタ領域 4a:P形ベース引出 4b:P”形ベース引出し領域 5a:N−形コレクタ領域 5b:N″形コレクタ引出し領域 6E:エミッタ電極 6B:ベース電極 6C:コレクタ電極 7:シリコン酸化膜8:シリコン
酸化膜 8H:開口部 3にN形半導体基板34b:P+形
ベース引出し領域 特許出願人 日産自動車株式会社 代理人弁理士 永 井 冬 紀 第3図
Claims (1)
- 【特許請求の範囲】 半導体薄膜に形成された第2導電形のエミッタ領域と、 前記半導体薄膜に形成された第2導電形のコレクタ領域
と、 前記エミッタ領域と前記コレクタ領域とに挟まれた第1
導電形のベース領域とを具備し、 前記ベース領域および前記エミッタ領域が前記半導体薄
膜上に設けられた同一マスクを用いた第1導電形および
第2導電形の不純物の二重拡散によって形成されるバイ
ポーラ形薄膜半導体装置において、 基板上に高不純物濃度の第1導電形のベース引出し領域
が形成され、このベース引出し領域上に絶縁膜を介して
、前記エミッタ、コレクタ、ベースの各領域が形成され
た前記半導体薄膜が積層され、前記ベース領域の略全域
が、前記絶縁膜に設けられた開口部を介して、ベース電
極と接続された前記ベース引出し領域と接続されること
を特徴とするバイポーラ形薄膜半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198174A JPH0246736A (ja) | 1988-08-09 | 1988-08-09 | バイポーラ形薄膜半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198174A JPH0246736A (ja) | 1988-08-09 | 1988-08-09 | バイポーラ形薄膜半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0246736A true JPH0246736A (ja) | 1990-02-16 |
Family
ID=16386705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63198174A Pending JPH0246736A (ja) | 1988-08-09 | 1988-08-09 | バイポーラ形薄膜半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0246736A (ja) |
-
1988
- 1988-08-09 JP JP63198174A patent/JPH0246736A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0427712B2 (ja) | ||
| KR0134794B1 (ko) | 전도도 변조형 반도체 장치 및 그 제조방법 | |
| JPH05347413A (ja) | 半導体装置の製造方法 | |
| JP3727827B2 (ja) | 半導体装置 | |
| US6448588B2 (en) | Insulated gate bipolar transistor having high breakdown voltage in reverse blocking mode | |
| JPS60210861A (ja) | 半導体装置 | |
| CN100474614C (zh) | 半导体装置及其制造方法 | |
| JP3099917B2 (ja) | 電界効果トランジスタ | |
| JPH0246736A (ja) | バイポーラ形薄膜半導体装置 | |
| KR100273120B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JP3703427B2 (ja) | Mos電界効果トランジスタ | |
| JPH11307657A (ja) | 半導体集積回路 | |
| JP4681090B2 (ja) | 半導体装置の製造方法 | |
| JP3120441B2 (ja) | 半導体装置およびその製造方法 | |
| KR100247281B1 (ko) | 바이폴라 트랜지스터 구조를 이용한 접합 축전기 및 그 제조 방법 | |
| JPH0246735A (ja) | バイポーラ形薄膜半導体装置 | |
| KR100264519B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| JPH05109748A (ja) | 半導体装置およびその製造方法 | |
| JPS63211760A (ja) | 半導体装置とその製造方法 | |
| JP3138356B2 (ja) | I▲2▼l構造半導体装置及びその製造方法 | |
| JPS6084873A (ja) | 半導体装置 | |
| JPH05109744A (ja) | 半導体装置 | |
| JPH05109745A (ja) | 半導体装置 | |
| KR19990002164A (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
| KR19980074222A (ko) | 반도체 장치의 제조방법 |