JPH0247105B2 - - Google Patents

Info

Publication number
JPH0247105B2
JPH0247105B2 JP59202253A JP20225384A JPH0247105B2 JP H0247105 B2 JPH0247105 B2 JP H0247105B2 JP 59202253 A JP59202253 A JP 59202253A JP 20225384 A JP20225384 A JP 20225384A JP H0247105 B2 JPH0247105 B2 JP H0247105B2
Authority
JP
Japan
Prior art keywords
resin
sealing
lsi
sealing resin
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59202253A
Other languages
English (en)
Other versions
JPS6178126A (ja
Inventor
Hirotsugu Harada
Takahiko Iida
Hirobumi Ikeo
Tsuneo Hashizume
Jiro Fukushima
Masanori Tosa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59202253A priority Critical patent/JPS6178126A/ja
Publication of JPS6178126A publication Critical patent/JPS6178126A/ja
Publication of JPH0247105B2 publication Critical patent/JPH0247105B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置、特に大規模集積回路装置
（Large Scale Integration 以下「LSI」とい
う。）の樹脂による封止の方法の改善に関するも
のである。
〔従来の技術〕
第３図は従来のLSIを樹脂封止したものの断面
図で、１は外部リード端子、２はダイパツド、３
はLSIチツプ、４はISIチツプ３と外部リード端
子１とを電気的につなぐAl細線、５は封止樹脂
である。従来の封止方法においては封止樹脂５は
第３図に示すように製品の最終形態を一度の工程
で封止するのが通例である。工程の単純化という
点からは上述の方法が最善と考えられてきた。
〔発明が解決しようとする問題点〕
以上のような従来の方法では、LSIチツプ３の
寸法の増加につれて封止樹脂５が硬化する際のス
トレスが無視しえなくなりつつあり、著しい場合
においては、LSIチツプ３表面の周辺部分のAl配
線パターン（図示せず）またはAl細線４を変形
させることが本発明者等により確認されている。
また、封止樹脂５は第４図に示すように、エポ
キシ樹脂部分６とLSIチツプ３との熱膨張係数を
近づけるためにフイラー７と称する充填材とから
なつており、通常合成石英の粉末がフイラー７と
して用いられているが、LSIチツプ３の表面に接
触しているフイラー７ａが局所的に非常に大きな
圧力をLSIチツプ３に及ぼすことによりLSIの誤
動作を招くことも本発明者等により確認されてい
る。この現象は、LSIチツプ３のパターンが微細
化し、信号電荷が微弱になるほど、且つ封止樹脂
５のストレスが大きいLSIチツプ３の周辺部程著
しいという問題点があつた。
本発明はこのような問題点を解決するためにな
されたもので、半導体チツプ周辺部への封止樹脂
のストレスの集中を緩和できるような封止方法を
得ることを目的としている。
〔問題点を解決するための手段〕
この発明の封止方法は半導体チツプの中央部と
両端部とを別工程で樹脂封止するものである。
〔作用〕
この発明では、半導体チツプの中央部と両端部
とを別工程で樹脂封止することによつて封止樹脂
のストレスの集中を緩和する。
〔実施例〕
第１図Ａ、Ｂはこの発明の一実施例の各工程段
階での状態を示す断面図で、前述の第３図の従来
例と同一符号は同等部分を示し、その説明は重複
を避ける。この実施例ではまず第１図Ａに示すよ
うに、LSIチツプ３の中央部を封止樹脂５ａで封
止、硬化させる。次いで、第１図Ｂに示すように
残余の部分を封止樹脂５ｂで封止して、樹脂封止
を完結する。
第２図Ａ、Ｂはこの発明の他の実施例の各工程
段階での状態を示す断面図で、この実施例では、
まず第２図Ａに示すように、LSIチツプ３の両端
部を封止樹脂５ｂで封止、硬化させ、次いで第２
図Ｂに示すように残余の中央部を封止樹脂５ａで
封止して、樹脂封止を完結する。
上記実施例ではLSIチツプを対象としたが、半
導体チツプ一般に広く適用できることは勿論であ
る。
〔発明の効果〕
以上説明したように、この発明では半導体チツ
プを樹脂封止するに際してその中央部と両端部と
を別工程で一方を封止、硬化させてから他方を封
止するようにしたので、硬化に伴うストレスの発
生を大幅に低減でき、半導体チツプへの悪影響も
極めて少なくすることができる。
【図面の簡単な説明】
第１図Ａ、Ｂはこの発明の一実施例の各工程段
階での状態を示す断面図、第２図Ａ、Ｂはこの発
明の他の実施例の各工程段階での状態を示す断面
図、第３図は従来の樹脂封止LSIの断面図、第４
図はその封止樹脂部分の詳細を示す拡大部分断面
図である。 図において、３は半導体チツプ（LSIチツプ）、
５ａは中央部封止樹脂、５ｂは両端部封止樹脂で
ある。なお、各図中同一符号は同一または相当部
分を示す。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体チツプの中央部とその両端部とを個々
    に一方を樹脂で封止し硬化させてから他方を樹脂
    で封止することを特徴とする半導体装置の樹脂封
    止方法。
JP59202253A 1984-09-25 1984-09-25 半導体装置の樹脂封止方法 Granted JPS6178126A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59202253A JPS6178126A (ja) 1984-09-25 1984-09-25 半導体装置の樹脂封止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59202253A JPS6178126A (ja) 1984-09-25 1984-09-25 半導体装置の樹脂封止方法

Publications (2)

Publication Number Publication Date
JPS6178126A JPS6178126A (ja) 1986-04-21
JPH0247105B2 true JPH0247105B2 (ja) 1990-10-18

Family

ID=16454482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59202253A Granted JPS6178126A (ja) 1984-09-25 1984-09-25 半導体装置の樹脂封止方法

Country Status (1)

Country Link
JP (1) JPS6178126A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06254747A (ja) * 1993-03-03 1994-09-13 Daishowa Seiki Co Ltd 工具の取付位置調整方法と調整のための測定具

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06254747A (ja) * 1993-03-03 1994-09-13 Daishowa Seiki Co Ltd 工具の取付位置調整方法と調整のための測定具

Also Published As

Publication number Publication date
JPS6178126A (ja) 1986-04-21

Similar Documents

Publication Publication Date Title
US7365420B2 (en) Semiconductor packages and methods for making and using same
JPH08264569A (ja) 樹脂封止型半導体装置の製造方法
JPH0247105B2 (ja)
JPS60189940A (ja) 樹脂封止型半導体装置の製法
JPS61147555A (ja) 半導体装置
JP3104695B2 (ja) Ｂｇａ型樹脂封止半導体装置
JPH0653266A (ja) 半導体装置
JPH06196609A (ja) リードフレームおよびそれを用いた半導体装置
JPH07161764A (ja) 樹脂封止型半導体装置およびその製造方法
KR100475340B1 (ko) 리드온칩패키지
JPS61240664A (ja) 半導体装置
JP2705983B2 (ja) 半導体装置の製造方法
JPH02123745A (ja) 半導体装置の製造方法
JP3514516B2 (ja) 半導体装置の製造方法
JPS61150246A (ja) 半導体装置
JPS59175753A (ja) 半導体装置およびリ−ドフレ−ム
KR940008317B1 (ko) 반도체 칩 접속방법
JPH0645514A (ja) 混成集積回路
JPH0660146U (ja) 半導体チップの樹脂封止装置
JPH07115161A (ja) 樹脂封止型半導体装置
JPH0256958A (ja) 樹脂封止型半導体装置の製造方法
KR970013137A (ko) 칩 캐비티(cavity)가 형성된 멀티칩 패키지의 제조방법
JPH07193179A (ja) リードフレーム
JPH0379044A (ja) 半導体素子の樹脂封止方法
JPH0399447A (ja) 半導体集積回路封止装置用リードフレーム