JPH0247121B2 - Hyojunshingohatsuseisochi - Google Patents
HyojunshingohatsuseisochiInfo
- Publication number
- JPH0247121B2 JPH0247121B2 JP25803284A JP25803284A JPH0247121B2 JP H0247121 B2 JPH0247121 B2 JP H0247121B2 JP 25803284 A JP25803284 A JP 25803284A JP 25803284 A JP25803284 A JP 25803284A JP H0247121 B2 JPH0247121 B2 JP H0247121B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- modulation
- section
- display
- key input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 101710162453 Replication factor A Proteins 0.000 claims 1
- 102100035729 Replication protein A 70 kDa DNA-binding subunit Human genes 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 5
- 239000000872 buffer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000006386 memory function Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Amplitude Modulation (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、変調状態を任意に複数個し、１キー
操作でリコールできる標準信号発生装置に関す
る。
操作でリコールできる標準信号発生装置に関す
る。
従来の技術
第１１図は従来の変調状態切換装置を示してい
る。以下にこの従来例の構成について第１１図と
ともに説明する。第１１図において、１は変調用
信号出力部であり、この変調用信号出力部１は変
調度設定部２，３，４，５に接続されている。６
は変調度切換スイツチである。７は変調モード
（AM−FM−無変調）切換スイツチであり、各変
調器に接続されている。
る。以下にこの従来例の構成について第１１図と
ともに説明する。第１１図において、１は変調用
信号出力部であり、この変調用信号出力部１は変
調度設定部２，３，４，５に接続されている。６
は変調度切換スイツチである。７は変調モード
（AM−FM−無変調）切換スイツチであり、各変
調器に接続されている。
次に上記従来例の動作について説明する。第１
１図において、変調用信号出力部１から出力レベ
ルV1の変調用信号が出力されると、変調度設定
部２，３，４，５において、V1がそれぞれV2（＝
R2／（R1＋R2））、V3（＝R4／（R3＋R4））、V4
（＝R6／（R5＋R6））、V5（＝V8／（V7＋V8））に
分割されて出力される。変調切換スイツチ６で
V2，V3，V4，V5の中から１つの出力レベル
Voutを選び、変調モード切換スイツチ７で変調
信号Voutを振幅変調器あるいは周波数変調器に
出力する。以上の構成によつて複数の変調状態切
換えが可能である。
１図において、変調用信号出力部１から出力レベ
ルV1の変調用信号が出力されると、変調度設定
部２，３，４，５において、V1がそれぞれV2（＝
R2／（R1＋R2））、V3（＝R4／（R3＋R4））、V4
（＝R6／（R5＋R6））、V5（＝V8／（V7＋V8））に
分割されて出力される。変調切換スイツチ６で
V2，V3，V4，V5の中から１つの出力レベル
Voutを選び、変調モード切換スイツチ７で変調
信号Voutを振幅変調器あるいは周波数変調器に
出力する。以上の構成によつて複数の変調状態切
換えが可能である。
発明が解決しようとする問題点
しかしながら、上記従来例においては固定の変
調状態（AMからFMの単独変調のみ、変調度は
固定たとえばAM30％、FM75KHzなど）しか得
られないという問題点があつた。
調状態（AMからFMの単独変調のみ、変調度は
固定たとえばAM30％、FM75KHzなど）しか得
られないという問題点があつた。
本発明は、上記従来例の欠点を除去するもので
あり、同時変調状態も含む任意の変調状態をＮ個
ストアし、１キー操作でリコールすることを目的
とするものである。
あり、同時変調状態も含む任意の変調状態をＮ個
ストアし、１キー操作でリコールすることを目的
とするものである。
問題点を解決するための手段
上記問題点を解決するために本発明の標準信号
発生装置は、キー入力を受けつけるキー入力レジ
スタと、入力のデータを処理するデータ処理レジ
スタ、変調状態データ等を２重に保存するメモリ
ー部、このメモリー部のデータの一致確認とパリ
テイチエツクを行なうデータチエツク部、変調状
態等を表示する表示ブロツク、変調用アナログ信
号を出力する制御信号デコーダを用いて、変調用
アナログ信号を出力するデコーダとを備えたもの
である。
発生装置は、キー入力を受けつけるキー入力レジ
スタと、入力のデータを処理するデータ処理レジ
スタ、変調状態データ等を２重に保存するメモリ
ー部、このメモリー部のデータの一致確認とパリ
テイチエツクを行なうデータチエツク部、変調状
態等を表示する表示ブロツク、変調用アナログ信
号を出力する制御信号デコーダを用いて、変調用
アナログ信号を出力するデコーダとを備えたもの
である。
作 用
本発明は上記構成によつて、変調状態のみをス
トア／リコールして、任意にＮ個までの変調状態
をストアすることができ、１キー操作でリコール
できることとなる。
トア／リコールして、任意にＮ個までの変調状態
をストアすることができ、１キー操作でリコール
できることとなる。
実施例
以下に本発明の一実施例の構成について図面と
ともに説明する。第１図は本発明の一実施例にお
ける標準信号発生装置のブロツク図、第２図、第
３図は第１図の動作フローチヤート、第４図は同
実施例のメモリー機能回路のブロツク図、第５図
〜第１０図は第４図の動作フローチヤートであ
る。
ともに説明する。第１図は本発明の一実施例にお
ける標準信号発生装置のブロツク図、第２図、第
３図は第１図の動作フローチヤート、第４図は同
実施例のメモリー機能回路のブロツク図、第５図
〜第１０図は第４図の動作フローチヤートであ
る。
第１図において、８はキー入力レジスタであ
り、このキー入力レジスタ８は、キー入力信号を
バイナリ・コード化してデータ処理レジスタ９と
タイミング制御部１０に送出する。データ処理レ
ジスタ９は、変調状態キーのパリテイチエツクデ
ータ作成と回路各部の制御を行なう。タイミング
制御部１０は、回路各部の動作タイミングを制御
する。メモリー部１２は、メモリーエラー保護の
ためパリテイチエツクデータ付変調状態データを
異なるメモリーエリアに２重保存する。データチ
エツク部１１は、メモリー部１２内に２重保存さ
れているデータの一致確認とパリテイチエツクを
行なう。１３，１４は、変調度データを変調用ア
ナログ出力に変換する制御信号デコーダである。
１５，１７，１９は、表示用ラツチで表示内容を
保持する。１６，１８，２０は、１方向バツフア
で表示データバス上のデータを共通データバスに
出力する。２１のFM／AMセレクタ、２２の
ANDゲート、それに２３のデータセレクタの組
合わせで変調表示部２５の表示内容（FM／AM）
を切換えている。変調モード表示部２４は、変調
モード表示ラツチ出力から直接、表示信号を受け
取る。
り、このキー入力レジスタ８は、キー入力信号を
バイナリ・コード化してデータ処理レジスタ９と
タイミング制御部１０に送出する。データ処理レ
ジスタ９は、変調状態キーのパリテイチエツクデ
ータ作成と回路各部の制御を行なう。タイミング
制御部１０は、回路各部の動作タイミングを制御
する。メモリー部１２は、メモリーエラー保護の
ためパリテイチエツクデータ付変調状態データを
異なるメモリーエリアに２重保存する。データチ
エツク部１１は、メモリー部１２内に２重保存さ
れているデータの一致確認とパリテイチエツクを
行なう。１３，１４は、変調度データを変調用ア
ナログ出力に変換する制御信号デコーダである。
１５，１７，１９は、表示用ラツチで表示内容を
保持する。１６，１８，２０は、１方向バツフア
で表示データバス上のデータを共通データバスに
出力する。２１のFM／AMセレクタ、２２の
ANDゲート、それに２３のデータセレクタの組
合わせで変調表示部２５の表示内容（FM／AM）
を切換えている。変調モード表示部２４は、変調
モード表示ラツチ出力から直接、表示信号を受け
取る。
次に上記実施例の動作について、第２図、第３
図のフローチヤート図の流れに従つて説明する。
図のフローチヤート図の流れに従つて説明する。
まず、第４図において変調状態単独ストアのた
めのキー入力手段Ａとして、キー入力〔STO
→□ｅ（or□ｆ，□ｇ，□ｈ）→ENTRY〕が行なわ
れると、変調状態ストア手段Ｂとして表示内容読
取手段Ｆによつて変調状態が読み取られ、記憶ミ
スチエツク手段Ｅとしてパリテイチエツクデータ
作成が行なわれた後、変調状態データ２重記憶Ｄ
が行なわれる。この第４図の動作を実現するため
第１図では、キー入力手段Ａとしてはパネルキー
を用いている。変調状態ストア手段Ｂとしては、
キー入力レジスタ８でバイナリ・コード化したキ
ー入力信号によつてデータ処理レジスタ９から、
表示変調状態読取り命令を出力する。表示内容読
取手段Ｆとしては、データ処理レジスタ９から表
示変調状態読取り命令を受け取つたバツフア１
６，１８，２０がそれぞれの入力信号である各変
調状態データを共通データバスに出力し、その変
調状態データをデータ処理レジスタ９が読み取
る。記憶ミスチエツク手段Ｅとしては、データ処
理レジスタ９でパリテイ・チエツクデータ作成が
行なわれる。パリテイ・チエツクデータ付変調状
態データ２重記憶Ｄは、タイミング制御部でアド
レス切換えを行なうことによつてデータ処理レジ
スタ９からデータバスに出力されたパリテイ・チ
エツクデータ付変調状態データをメモリー部１２
に２重記憶する。
めのキー入力手段Ａとして、キー入力〔STO
→□ｅ（or□ｆ，□ｇ，□ｈ）→ENTRY〕が行なわ
れると、変調状態ストア手段Ｂとして表示内容読
取手段Ｆによつて変調状態が読み取られ、記憶ミ
スチエツク手段Ｅとしてパリテイチエツクデータ
作成が行なわれた後、変調状態データ２重記憶Ｄ
が行なわれる。この第４図の動作を実現するため
第１図では、キー入力手段Ａとしてはパネルキー
を用いている。変調状態ストア手段Ｂとしては、
キー入力レジスタ８でバイナリ・コード化したキ
ー入力信号によつてデータ処理レジスタ９から、
表示変調状態読取り命令を出力する。表示内容読
取手段Ｆとしては、データ処理レジスタ９から表
示変調状態読取り命令を受け取つたバツフア１
６，１８，２０がそれぞれの入力信号である各変
調状態データを共通データバスに出力し、その変
調状態データをデータ処理レジスタ９が読み取
る。記憶ミスチエツク手段Ｅとしては、データ処
理レジスタ９でパリテイ・チエツクデータ作成が
行なわれる。パリテイ・チエツクデータ付変調状
態データ２重記憶Ｄは、タイミング制御部でアド
レス切換えを行なうことによつてデータ処理レジ
スタ９からデータバスに出力されたパリテイ・チ
エツクデータ付変調状態データをメモリー部１２
に２重記憶する。
次に、第４図において変調状態単独リコールの
ためのキー入力手段Ａとして、キー入力〔1KEY
操作□ｅ（または□ｆ，□ｇ，□ｈ）を押す〕が行なわ
れ
ると、変調状態リコール手段Ｃとて変調状態２重
記憶Ｄから２重記憶データを呼び出し、記憶ミス
チエツク手段Ｅとして、２重記憶一致確認とパリ
テイチエツクを行なう。メモリーエラーがなけれ
ば、変調状態表示データを表示手段に出力する。
表示手段として、変調モード表示Ｈと変調度表示
Ｉを行なうが、変調度表示ＩはFM／AM表示切
換手段Ｇによつて表示切換えが行なわれる。さら
に、変調制御手段Ｊによつて、変調度データが変
調用アナログ出力に変換される。この第４図の動
作を実現するため、第１図ではキー入力手段Ａと
してはパネルキーを用いている。変調状態リコー
ル手段Ｃとしては、キー入力レジスタ８でバイナ
リ・コード化したキー入力信号によつてタイミン
グ制御部１０から、変調状態２重記憶データ呼び
出しのためのアドレス、制御信号を出力する。記
憶ミスチエツク手段Ｅとしては、タイミング制御
部１０から変調状態２重記憶データ呼び出しアド
レス、制御信号を受け取つたメモリー部１２が変
調状態２重記憶データをデータチエツク部１１に
転送し、データチエツク部１１で、２重記憶デー
タ確認とパリテイチエツクを行なう。変調モード
表示手段Ｈとしては、データチエツク部１１から
の変調モード表示データを変調モード表示ラツチ
１５で保持し、変調モード表示部２４に出力す
る。FM／AM表示切換手段Ｇとしては、FM／
AMセレクタ２１が変調モードデータを受けて
FM／AM表示制御信号を出力し、ANDゲート２
２でフアンクシヨン信号とANDをとつて、デー
タセレクタ２３にFM／AMデータセレクタ信号
を出力して、データセレクタ２３から変調度表示
部２５への表示データ切換えを行なう。変調度表
示手段Ｉとしては、データチエツク部１１からの
変調度表示データを変調表示ラツチ１７，１９で
保持し、データセレクタ２３を介して変調度表示
部２５に出力する。変調制御手段Ｊとしては、デ
ータチエツク部１１からの変調度表示データを制
御信号デコーダ１４，１５で変調用アナログ出力
に変換される。この時、キー入力レジスタからの
アナログ出力制御信号によつて出力がオン／オフ
される。
ためのキー入力手段Ａとして、キー入力〔1KEY
操作□ｅ（または□ｆ，□ｇ，□ｈ）を押す〕が行なわ
れ
ると、変調状態リコール手段Ｃとて変調状態２重
記憶Ｄから２重記憶データを呼び出し、記憶ミス
チエツク手段Ｅとして、２重記憶一致確認とパリ
テイチエツクを行なう。メモリーエラーがなけれ
ば、変調状態表示データを表示手段に出力する。
表示手段として、変調モード表示Ｈと変調度表示
Ｉを行なうが、変調度表示ＩはFM／AM表示切
換手段Ｇによつて表示切換えが行なわれる。さら
に、変調制御手段Ｊによつて、変調度データが変
調用アナログ出力に変換される。この第４図の動
作を実現するため、第１図ではキー入力手段Ａと
してはパネルキーを用いている。変調状態リコー
ル手段Ｃとしては、キー入力レジスタ８でバイナ
リ・コード化したキー入力信号によつてタイミン
グ制御部１０から、変調状態２重記憶データ呼び
出しのためのアドレス、制御信号を出力する。記
憶ミスチエツク手段Ｅとしては、タイミング制御
部１０から変調状態２重記憶データ呼び出しアド
レス、制御信号を受け取つたメモリー部１２が変
調状態２重記憶データをデータチエツク部１１に
転送し、データチエツク部１１で、２重記憶デー
タ確認とパリテイチエツクを行なう。変調モード
表示手段Ｈとしては、データチエツク部１１から
の変調モード表示データを変調モード表示ラツチ
１５で保持し、変調モード表示部２４に出力す
る。FM／AM表示切換手段Ｇとしては、FM／
AMセレクタ２１が変調モードデータを受けて
FM／AM表示制御信号を出力し、ANDゲート２
２でフアンクシヨン信号とANDをとつて、デー
タセレクタ２３にFM／AMデータセレクタ信号
を出力して、データセレクタ２３から変調度表示
部２５への表示データ切換えを行なう。変調度表
示手段Ｉとしては、データチエツク部１１からの
変調度表示データを変調表示ラツチ１７，１９で
保持し、データセレクタ２３を介して変調度表示
部２５に出力する。変調制御手段Ｊとしては、デ
ータチエツク部１１からの変調度表示データを制
御信号デコーダ１４，１５で変調用アナログ出力
に変換される。この時、キー入力レジスタからの
アナログ出力制御信号によつて出力がオン／オフ
される。
本発明によつて、RF、出力レベル、変調状態
の内、同時変調も含めた変調状態だけを任意に４
個までストアすることができ、1KEY操作でリコ
ールできる利点がある。
の内、同時変調も含めた変調状態だけを任意に４
個までストアすることができ、1KEY操作でリコ
ールできる利点がある。
発明の効果
本発明は、上記実施例から明らかなように、キ
ー入力を受けつけるキー入力レジスタと、入力の
データを処理するデータ処理レジスタ、変調状態
データを２重に保存するメモリー部、このメモリ
ー部のデータの一致確認とパリテイチエツクを行
なうデータチエツク部、変調状態、RF周波数、
出力レベルを表示する表示ブロツク、この表示ブ
ロツクのアナログ信号を出力するデコーダを用い
て、変調状態、RF周波数、出力レベルのみのス
トア／リコールをする構成にしたので、任意にＮ
個までの変調状態をストアすることができ、１キ
ー操作で確実にリコールできるという効果を有す
る。
ー入力を受けつけるキー入力レジスタと、入力の
データを処理するデータ処理レジスタ、変調状態
データを２重に保存するメモリー部、このメモリ
ー部のデータの一致確認とパリテイチエツクを行
なうデータチエツク部、変調状態、RF周波数、
出力レベルを表示する表示ブロツク、この表示ブ
ロツクのアナログ信号を出力するデコーダを用い
て、変調状態、RF周波数、出力レベルのみのス
トア／リコールをする構成にしたので、任意にＮ
個までの変調状態をストアすることができ、１キ
ー操作で確実にリコールできるという効果を有す
る。
第１図は本発明の一実施例による標準信号発生
装置のブロツク図、第２図、第３図は第１図の動
作フローチヤート、第４図は同実施例のメモリー
機能回路のブロツク図、第５図〜第１０図は第４
図の動作フローチヤート、第１１図は従来の標準
信号発生装置のブロツク図である。 １…変調用信号出力部、２，３，４，５…変調
度設定部、６…変調度切換スイツチ、７…変調モ
ード切換スイツチ、８…キー入力レジスタ、９…
データ処理レジスタ、１０…タイミング制御部、
１１…データチエツク部、１２…メモリー部、１
３，１４…制御信号デコーダ、１５…変調モード
表示ラツチ、１７…AM表示ラツチ、１９…FM
表示ラツチ、１６，１８，２０…バツフア、２１
…FM／AMセレクタ、２２…ANDゲート、２３
…データセレクタ、２４…変調モード表示部、２
５…変調度表示部。
装置のブロツク図、第２図、第３図は第１図の動
作フローチヤート、第４図は同実施例のメモリー
機能回路のブロツク図、第５図〜第１０図は第４
図の動作フローチヤート、第１１図は従来の標準
信号発生装置のブロツク図である。 １…変調用信号出力部、２，３，４，５…変調
度設定部、６…変調度切換スイツチ、７…変調モ
ード切換スイツチ、８…キー入力レジスタ、９…
データ処理レジスタ、１０…タイミング制御部、
１１…データチエツク部、１２…メモリー部、１
３，１４…制御信号デコーダ、１５…変調モード
表示ラツチ、１７…AM表示ラツチ、１９…FM
表示ラツチ、１６，１８，２０…バツフア、２１
…FM／AMセレクタ、２２…ANDゲート、２３
…データセレクタ、２４…変調モード表示部、２
５…変調度表示部。
Claims (1)
- １ パネルキーで設定された変調情報信号、RF
周波数信号、出力レベル信号をバイナリコード化
するキー入力レジスタと、このキー入力レジスタ
の信号からパリテイチエツクデータ作成をするデ
ータ処理レジスタと、このデータ処理レジスタの
信号を２重に保存するメモリー部と、このメモリ
ー部の２重のデータの一致確認およびパリテイチ
エツクをするデータチエツク部と、上記メモリー
部に記憶された変調度データを変調用アナログ出
力に変換する制御信号デコーダと、上記データチ
エツク部でチエツクされたメモリー部の変調デー
タ、RF周波数データ、出力レベルデータおよび
パネルキーのFM／AMセレクタからの変調モー
ド、RF周波数、出力レベルとを表示する表示ブ
ロツクとを具備する標準信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25803284A JPH0247121B2 (ja) | 1984-12-06 | 1984-12-06 | Hyojunshingohatsuseisochi |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25803284A JPH0247121B2 (ja) | 1984-12-06 | 1984-12-06 | Hyojunshingohatsuseisochi |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61135208A JPS61135208A (ja) | 1986-06-23 |
| JPH0247121B2 true JPH0247121B2 (ja) | 1990-10-18 |
Family
ID=17314587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25803284A Expired - Lifetime JPH0247121B2 (ja) | 1984-12-06 | 1984-12-06 | Hyojunshingohatsuseisochi |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0247121B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0520825U (ja) * | 1991-08-30 | 1993-03-19 | 富作 新村 | リーマの喰い付き部の構造 |
-
1984
- 1984-12-06 JP JP25803284A patent/JPH0247121B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0520825U (ja) * | 1991-08-30 | 1993-03-19 | 富作 新村 | リーマの喰い付き部の構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61135208A (ja) | 1986-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4138597A (en) | PCM time slot exchange | |
| US4277836A (en) | Composite random access memory providing direct and auxiliary memory access | |
| JPH0247121B2 (ja) | Hyojunshingohatsuseisochi | |
| US3683370A (en) | Input device | |
| JPH0554667A (ja) | 直列データ・並列データ相互変換機能付きメモリ素子 | |
| US4340887A (en) | Pushbutton data entry and display system | |
| JPS594056B2 (ja) | キ−入力制御方式 | |
| JP2565145B2 (ja) | 画像表示装置 | |
| JPH021626Y2 (ja) | ||
| JPH0421149Y2 (ja) | ||
| JPH0434615Y2 (ja) | ||
| JP2957333B2 (ja) | 空間スイッチ内未使用入力回線検出方式 | |
| JPS60175135A (ja) | キ−スキヤン回路 | |
| JPS6038728B2 (ja) | キ−入力判定装置 | |
| JPH02309413A (ja) | スキャンデータ変換回路 | |
| JPH0435941Y2 (ja) | ||
| JPS6125233A (ja) | キ−ボ−ド | |
| JP2589707B2 (ja) | キーボード装置 | |
| JPS61166297A (ja) | 遠隔制御信号発生装置 | |
| JPS61103263A (ja) | タリ−処理回路 | |
| JPS61128698A (ja) | 走査装置 | |
| JPH035788A (ja) | 表示装置駆動用ｌｓｉ | |
| JPS6046738B2 (ja) | シンセサイザ受信機用記憶装置の記憶内容修正装置 | |
| JPH02108369A (ja) | 画像信号記憶装置 | |
| JPH0337219B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |