JPH0247173B2 - - Google Patents
Info
- Publication number
- JPH0247173B2 JPH0247173B2 JP58076607A JP7660783A JPH0247173B2 JP H0247173 B2 JPH0247173 B2 JP H0247173B2 JP 58076607 A JP58076607 A JP 58076607A JP 7660783 A JP7660783 A JP 7660783A JP H0247173 B2 JPH0247173 B2 JP H0247173B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- output signal
- suppression
- proportional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
この発明は電力系統の母線事故を検出する母線
保護継電器に関するものであ。
保護継電器に関するものであ。
従来この種の装置として、第１図に示すものが
あつた。図において１は母線、２―１〜２―ｎは
母線１に接続された送電線、変圧器等の端子に設
置された変流器（以下CTと略す）、３―１〜３―
ｎはCT２―１〜２―ｎの２次電流に比例した出
力信号と取り出す入力装置で、次のものより構成
されている。即ち、４，５はトランスで、トラン
ス４は差動トランス、トランス５は抑制トランス
と称される。６は抵抗、７は全波整流回路でトラ
ンス５、抵抗６、全波整流回路７から構成される
部分は抑制出力回路と称する。
あつた。図において１は母線、２―１〜２―ｎは
母線１に接続された送電線、変圧器等の端子に設
置された変流器（以下CTと略す）、３―１〜３―
ｎはCT２―１〜２―ｎの２次電流に比例した出
力信号と取り出す入力装置で、次のものより構成
されている。即ち、４，５はトランスで、トラン
ス４は差動トランス、トランス５は抑制トランス
と称される。６は抵抗、７は全波整流回路でトラ
ンス５、抵抗６、全波整流回路７から構成される
部分は抑制出力回路と称する。
母線１に接続される全送電線の各回線のCT２
―１〜２―ｎに対して入力装置３―１と同じ構成
の入力装置を有し、これ以後の入力装置３―２〜
３―ｎで示している。８は母線保護継電器で次の
ものより構成されている。即ち、９，１０はトラ
ンスでトランス９は差動トランス、トランス１０
は抑制制御トランスと称する。１１，１２は全波
整流回路、１３〜１６は抵抗、１７はコンデン
サ、１８はレベル検出回路である。
―１〜２―ｎに対して入力装置３―１と同じ構成
の入力装置を有し、これ以後の入力装置３―２〜
３―ｎで示している。８は母線保護継電器で次の
ものより構成されている。即ち、９，１０はトラ
ンスでトランス９は差動トランス、トランス１０
は抑制制御トランスと称する。１１，１２は全波
整流回路、１３〜１６は抵抗、１７はコンデン
サ、１８はレベル検出回路である。
次に動作について説明する。入力装置３―１〜
３―ｎに内蔵の差動トランス４の出力信号は全部
並列接続されていて、この出力信号（以下差動電
流と称する）を母線保護継電器８のトランス９，
１０の各一次巻線の直列回路に導入する。次に入
力装置３―１〜３―ｎに内蔵の抑制出力回路の出
力信号を全部並列接続して、この出力信号（以下
抑制電圧と称する）を母線保護継電器８の抵抗１
４の両端に導入する。以上の回路構成でトランス
９，１０に導入される差動電流は、キルヒホツク
の第１法則が成りたつようにCT２―１〜２―ｎ
およびトランス４で総合変流比が全回線同一にな
るようにしているため平常時および母線外部事故
時は零であり、母線内部事故時は事故電流に比例
した電流となり、母線事故検出の基本量となるも
のである。上記の原則が成りたつのはCT２―１
〜２―ｎ又はトランス４が飽和しない場合である
が、母線外部事故で大電流がCT２―１〜２―ｎ
を貫通した場合はCT２―１〜２―ｎの飽和のた
め差動電流が零とならない場合がある。この様子
を第２図で説明する。
３―ｎに内蔵の差動トランス４の出力信号は全部
並列接続されていて、この出力信号（以下差動電
流と称する）を母線保護継電器８のトランス９，
１０の各一次巻線の直列回路に導入する。次に入
力装置３―１〜３―ｎに内蔵の抑制出力回路の出
力信号を全部並列接続して、この出力信号（以下
抑制電圧と称する）を母線保護継電器８の抵抗１
４の両端に導入する。以上の回路構成でトランス
９，１０に導入される差動電流は、キルヒホツク
の第１法則が成りたつようにCT２―１〜２―ｎ
およびトランス４で総合変流比が全回線同一にな
るようにしているため平常時および母線外部事故
時は零であり、母線内部事故時は事故電流に比例
した電流となり、母線事故検出の基本量となるも
のである。上記の原則が成りたつのはCT２―１
〜２―ｎ又はトランス４が飽和しない場合である
が、母線外部事故で大電流がCT２―１〜２―ｎ
を貫通した場合はCT２―１〜２―ｎの飽和のた
め差動電流が零とならない場合がある。この様子
を第２図で説明する。
第２図ａではΣIINは母線に流入する電流の総和
であり、同図ｂではIOUTは母線より外部事故点に
向いて流出する電流波形を表わしている。CT２
―１〜２―ｎが飽和しない場合は電流IOUTは第２
図ａのΣIINと同じ大きさで位相のみが180゜異なつ
ているが、第２図ｂに示す例では、外部事故端の
CT２―１〜２―ｎが飽和し電両IOUTが途中で極
端に小さくなつたケースを示している。したがつ
て母線保護継電器８のトランス９，１０には電流
ΣIINとIOUTのベクトル電流合成値IDが第２図ｃの
波形として印加されることになり、これは誤差の
差動電流という事になる。CT２―１〜２―ｎ又
はトランス４が飽和しなければ前述の通り外部事
故時における差動電流IDは零のため誤動作するこ
とはないが、実際には第２図に示すようにCT飽
和を生じるためその対策を要することになる。従
来はこの対策として次のようにしている。入力装
置３―１〜３―ｎのトランス５、抵抗６、全波整
流回路７を介して導出する抑制出力信号はCT２
―１〜２―ｎの各２次電流に比例した電圧を全波
整流したもので、これを全回線並列接続している
ため、各回線のCT２―１〜２―ｎの２次電流中
最も大きい電流に比例した出力信号を導出する最
大値抑制方式となつている。したがつて外部事故
時は外部事故端の電流値が最も大きいため、これ
に比例すると考えてよい。この抑制電圧｜ET｜
は母線保護継電器８の抵抗１４の両端に導入し、
さらに抵抗１５を介して抵抗１６の両端に第２図
ｄに示した抑制電圧｜ER｜を導出するようにし
ている。
であり、同図ｂではIOUTは母線より外部事故点に
向いて流出する電流波形を表わしている。CT２
―１〜２―ｎが飽和しない場合は電流IOUTは第２
図ａのΣIINと同じ大きさで位相のみが180゜異なつ
ているが、第２図ｂに示す例では、外部事故端の
CT２―１〜２―ｎが飽和し電両IOUTが途中で極
端に小さくなつたケースを示している。したがつ
て母線保護継電器８のトランス９，１０には電流
ΣIINとIOUTのベクトル電流合成値IDが第２図ｃの
波形として印加されることになり、これは誤差の
差動電流という事になる。CT２―１〜２―ｎ又
はトランス４が飽和しなければ前述の通り外部事
故時における差動電流IDは零のため誤動作するこ
とはないが、実際には第２図に示すようにCT飽
和を生じるためその対策を要することになる。従
来はこの対策として次のようにしている。入力装
置３―１〜３―ｎのトランス５、抵抗６、全波整
流回路７を介して導出する抑制出力信号はCT２
―１〜２―ｎの各２次電流に比例した電圧を全波
整流したもので、これを全回線並列接続している
ため、各回線のCT２―１〜２―ｎの２次電流中
最も大きい電流に比例した出力信号を導出する最
大値抑制方式となつている。したがつて外部事故
時は外部事故端の電流値が最も大きいため、これ
に比例すると考えてよい。この抑制電圧｜ET｜
は母線保護継電器８の抵抗１４の両端に導入し、
さらに抵抗１５を介して抵抗１６の両端に第２図
ｄに示した抑制電圧｜ER｜を導出するようにし
ている。
一方CT２―１〜２―ｎの飽和による誤差電流
IDはトランス９に流れ、これに比例した出力が全
波整流回路１１を介して抵抗１３の両端に動作電
圧｜EO｜として発生する。母線保護継電器８は
前記動作電圧｜EO｜が抑制電圧｜ER｜より大き
くなつた場合に動作するものであるが、外部事故
時に発生する抑制電圧｜ER｜はCT２―１〜２―
ｎの誤差電流IDによる動作電圧｜EO｜より充分大
きくなるように抑制出力電圧値を設定している。
外部事故で誤動作させないためには、この抑制電
圧｜ER｜ができるだけ大きい方が有利であるが、
これが大きすぎると内部事故時に動作しなくなる
危険性があるため、この対策としてトランス１
０、全波整流回路１２を介して抵抗１５の両端に
差動電流に比例した抑制制御電圧｜EP｜を発生
させるようにして内部事故時に発生する差動電流
を利用して、抵抗１４の両端に発生する抑制電圧
が抵抗１６に伝達されないように抑制力を制御し
ている。この回路において問題となるのは、外部
事故時にCT２―１〜２―ｎが飽和して誤差差動
電流を生じ抑制制御電圧｜EP｜が発生した場合
抵抗１４に導入された抑制電圧｜ET｜が抑制制
御電圧｜EP｜で打ち消されないという点である
が、これは第２図に示す通り対策している。
IDはトランス９に流れ、これに比例した出力が全
波整流回路１１を介して抵抗１３の両端に動作電
圧｜EO｜として発生する。母線保護継電器８は
前記動作電圧｜EO｜が抑制電圧｜ER｜より大き
くなつた場合に動作するものであるが、外部事故
時に発生する抑制電圧｜ER｜はCT２―１〜２―
ｎの誤差電流IDによる動作電圧｜EO｜より充分大
きくなるように抑制出力電圧値を設定している。
外部事故で誤動作させないためには、この抑制電
圧｜ER｜ができるだけ大きい方が有利であるが、
これが大きすぎると内部事故時に動作しなくなる
危険性があるため、この対策としてトランス１
０、全波整流回路１２を介して抵抗１５の両端に
差動電流に比例した抑制制御電圧｜EP｜を発生
させるようにして内部事故時に発生する差動電流
を利用して、抵抗１４の両端に発生する抑制電圧
が抵抗１６に伝達されないように抑制力を制御し
ている。この回路において問題となるのは、外部
事故時にCT２―１〜２―ｎが飽和して誤差差動
電流を生じ抑制制御電圧｜EP｜が発生した場合
抵抗１４に導入された抑制電圧｜ET｜が抑制制
御電圧｜EP｜で打ち消されないという点である
が、これは第２図に示す通り対策している。
前述の通り入力装置３―１〜３―ｎより導出さ
れる抑制電圧は各CT2次電流の内最大のものに比
例するため、外部事故時は外部事故端CTの２次
電流に比例することになり第２図の波形IOUTに比
例した出力信号となりこれが母線保護継電器８の
抑制入力抵抗１４の両端に印加される。又CT飽
和による誤差差動電流は流入電流の和と流出電流
の差であるため第２図ｃの電流波形IDとなり、こ
れは母線保護継電器８の動作出力用トランス９と
抑制制御用トランス１０に流れる。このような状
態において抑制出力抵抗１６の両端に発生する電
圧｜ER｜は抵抗１４の両端電圧｜ET｜（電流IOUT
に比例した電圧）から抵抗１５の両端電圧｜EP
｜（電流IDに比例した電圧）を差し引いたもので
あり、この波形は第２図ｄの電圧波形｜ER｜の
ようになる。なおこの電圧波形｜ER｜の斜線部
はコンデンサ１７の効果であり、誤差差動電流ID
が発生している期間抑制出力電圧｜ER｜を継続
させておくためのものである。
れる抑制電圧は各CT2次電流の内最大のものに比
例するため、外部事故時は外部事故端CTの２次
電流に比例することになり第２図の波形IOUTに比
例した出力信号となりこれが母線保護継電器８の
抑制入力抵抗１４の両端に印加される。又CT飽
和による誤差差動電流は流入電流の和と流出電流
の差であるため第２図ｃの電流波形IDとなり、こ
れは母線保護継電器８の動作出力用トランス９と
抑制制御用トランス１０に流れる。このような状
態において抑制出力抵抗１６の両端に発生する電
圧｜ER｜は抵抗１４の両端電圧｜ET｜（電流IOUT
に比例した電圧）から抵抗１５の両端電圧｜EP
｜（電流IDに比例した電圧）を差し引いたもので
あり、この波形は第２図ｄの電圧波形｜ER｜の
ようになる。なおこの電圧波形｜ER｜の斜線部
はコンデンサ１７の効果であり、誤差差動電流ID
が発生している期間抑制出力電圧｜ER｜を継続
させておくためのものである。
従来の母線保護継電器は以上のように構成され
ているので抑制出力抵抗１６の両端に瞬間電圧が
入ればコンデンサ１７の影響で抑制力が長く継続
することになるので母線内部事故時はこのような
状態になる事を防止しなければならない。したが
つて従来は母線内部事故時に発生する端子抑制電
圧｜ET｜即ち抵抗１４の両端電圧と抑制制御電
圧｜EP｜即ち抵抗１５の両端電圧の位相関係を
精密に調整し必ず電圧｜EP｜の方が電圧｜ET｜
より早く発生するようにしており、この調整が大
変煩雑であるという欠点があつた。この欠点の影
響が最も大きく表われるのは母線事故時各送電線
から流入してくる電流に位相差がある場合であ
り、従来は実用上問題ないように調整はしている
が、原理的にその性能限界はある。この限界状態
を第３図に示す。第３図ａにおいて電流波形IT1，
IT2は母線に流入する各CTの２次電流波形、また
電流波形IDは差動電流で電流IT1とIT2のベクトル
合成値、同図ｂの電圧波形｜ET｜は電流IT1，IT2
に比例した出力電圧を全波整流し、その最大値を
取り出したものであり抑制入力電圧として母線保
護継電器８の抵抗１４に導入される。同図ｃ，ｄ
の電圧波形｜ED｜，｜EP｜は差動電流IDに比例し
た電圧を全波整流したもので各々抵抗１３，１５
の両端に発生する電圧波形を表わしている。した
がつて抵抗１６の両端に発生する電圧｜ER｜は
電圧｜ET｜と電圧｜EP｜の差であるため第３図
ｅの｜ET｜―｜EP｜のような波形となり、これ
が適当な定数で増幅され第３図ｆのような電圧波
形｜ER｜のようになる。なお斜線部はコンデン
サ１７の効果によるものである。以上説明したよ
うに内部事故時に第３図ａ乃至ｆのような限界状
態となれば従来の母線保護継電器８では誤不動作
ということになる。
ているので抑制出力抵抗１６の両端に瞬間電圧が
入ればコンデンサ１７の影響で抑制力が長く継続
することになるので母線内部事故時はこのような
状態になる事を防止しなければならない。したが
つて従来は母線内部事故時に発生する端子抑制電
圧｜ET｜即ち抵抗１４の両端電圧と抑制制御電
圧｜EP｜即ち抵抗１５の両端電圧の位相関係を
精密に調整し必ず電圧｜EP｜の方が電圧｜ET｜
より早く発生するようにしており、この調整が大
変煩雑であるという欠点があつた。この欠点の影
響が最も大きく表われるのは母線事故時各送電線
から流入してくる電流に位相差がある場合であ
り、従来は実用上問題ないように調整はしている
が、原理的にその性能限界はある。この限界状態
を第３図に示す。第３図ａにおいて電流波形IT1，
IT2は母線に流入する各CTの２次電流波形、また
電流波形IDは差動電流で電流IT1とIT2のベクトル
合成値、同図ｂの電圧波形｜ET｜は電流IT1，IT2
に比例した出力電圧を全波整流し、その最大値を
取り出したものであり抑制入力電圧として母線保
護継電器８の抵抗１４に導入される。同図ｃ，ｄ
の電圧波形｜ED｜，｜EP｜は差動電流IDに比例し
た電圧を全波整流したもので各々抵抗１３，１５
の両端に発生する電圧波形を表わしている。した
がつて抵抗１６の両端に発生する電圧｜ER｜は
電圧｜ET｜と電圧｜EP｜の差であるため第３図
ｅの｜ET｜―｜EP｜のような波形となり、これ
が適当な定数で増幅され第３図ｆのような電圧波
形｜ER｜のようになる。なお斜線部はコンデン
サ１７の効果によるものである。以上説明したよ
うに内部事故時に第３図ａ乃至ｆのような限界状
態となれば従来の母線保護継電器８では誤不動作
ということになる。
この発明は、上記のような従来のものの欠点を
除去するためになされたもので、母線内部事故時
に不要な抑制電圧が発生しないように抑制制御回
路を改善し、精密な時間協調をしなくても確実に
目的を達することができ、誤不動作することがな
く、簡単な構成で高性能な特性を確保できる母線
保護継電器を提供することを目的としている。
除去するためになされたもので、母線内部事故時
に不要な抑制電圧が発生しないように抑制制御回
路を改善し、精密な時間協調をしなくても確実に
目的を達することができ、誤不動作することがな
く、簡単な構成で高性能な特性を確保できる母線
保護継電器を提供することを目的としている。
以下この発明の一実施例の母線保護継電装置を
図について説明する。第４図は本実施例の母線保
護継電装置の原理回路図を示している。第４図に
おいて１８―１，１８―２はレベル検出回路、１
９は３次コイル付トランス、２０，２１，２５は
いずれも抵抗、２２はコンデンサ、２３，２４は
ダイオード、２８は信号引延し回路、２６は
NOT回路、２７はAND回路である。尚上記以外
は第１図に示した符号と同一であり、図中同一符
号は同一又は相当部分を示す。
図について説明する。第４図は本実施例の母線保
護継電装置の原理回路図を示している。第４図に
おいて１８―１，１８―２はレベル検出回路、１
９は３次コイル付トランス、２０，２１，２５は
いずれも抵抗、２２はコンデンサ、２３，２４は
ダイオード、２８は信号引延し回路、２６は
NOT回路、２７はAND回路である。尚上記以外
は第１図に示した符号と同一であり、図中同一符
号は同一又は相当部分を示す。
トランス１９は従来のトランス９，１０に相当
するものであり、１次コイル１９ａに入力される
差動電流IDに比例した出力を２次コイル１９ｂ及
び３次コイル１９ｃに導出する。トランス１９の
２次コイル１９ｂに接続した抵抗２０で差動電流
IDに比例した検出電圧E〓Oを導出し、これを全波整
流回路１１で整流し、抵抗１３を介して、電圧｜
EO｜に比例した動作出力電流｜IO｜として導出す
る。
するものであり、１次コイル１９ａに入力される
差動電流IDに比例した出力を２次コイル１９ｂ及
び３次コイル１９ｃに導出する。トランス１９の
２次コイル１９ｂに接続した抵抗２０で差動電流
IDに比例した検出電圧E〓Oを導出し、これを全波整
流回路１１で整流し、抵抗１３を介して、電圧｜
EO｜に比例した動作出力電流｜IO｜として導出す
る。
トランス１９の３次コイル１９ｃには、前記電
圧EOに比例した電圧｜EP｜が発生し、これをダ
イオード２３で整流し、抵抗１５を介して電圧｜
EP｜に比例した電流｜IP｜を得る。さらにトラン
ス１９の３次コイル１９ｃの端子電圧EPを抵抗
２１、コンデンサ２２より構成した位相シフト回
路２９に導入し、抵抗２１とコンデンサ２２の中
間点とトランス１９の３次コイル１９ｃの中間タ
ツプ間に出力電圧KEP＜θ＝EP′（Ｋは定数、＜θ
はEPとEP′の位相角を示す）を得て、これをダイ
オード２４で整流し抵抗２５を介して電圧｜
EP′｜に比例して電流｜IP′｜を得る。又一方、抵
抗１６には第１図のように入力装置３―１〜３―
ｎより導出された抑制電圧｜ET｜が印加される
ようになつており、この電圧｜ET｜に比例した
電流｜IT｜を得るようにしている。
圧EOに比例した電圧｜EP｜が発生し、これをダ
イオード２３で整流し、抵抗１５を介して電圧｜
EP｜に比例した電流｜IP｜を得る。さらにトラン
ス１９の３次コイル１９ｃの端子電圧EPを抵抗
２１、コンデンサ２２より構成した位相シフト回
路２９に導入し、抵抗２１とコンデンサ２２の中
間点とトランス１９の３次コイル１９ｃの中間タ
ツプ間に出力電圧KEP＜θ＝EP′（Ｋは定数、＜θ
はEPとEP′の位相角を示す）を得て、これをダイ
オード２４で整流し抵抗２５を介して電圧｜
EP′｜に比例して電流｜IP′｜を得る。又一方、抵
抗１６には第１図のように入力装置３―１〜３―
ｎより導出された抑制電圧｜ET｜が印加される
ようになつており、この電圧｜ET｜に比例した
電流｜IT｜を得るようにしている。
以上の回路構成で、入力される差動電流IDが一
定値以上であればレベル検出回路１８―１は出力
信号S1を出す。レベル検出回路１８―２が動作す
れば、信号引延し回路２８でその出力信号S2を一
定時間引延し、その間AND回路２７の出力をロ
ツクするようにNOT回路２６を介して接続して
いる。したがつてレベル検出回路１８―２が瞬間
動作すれば、一定時間は母線保護継電器８の動作
をロツクすることになり、従来の第１図に示した
抑制出力引延し回路用コンデンサ１７の効果と同
じである。レベル検出回路１８―２の動作は抑制
出力｜ET｜と差動電流IDの瞬時値比較で演算され
ることになり動作式は｜IT｜−（｜IP｜＋｜IP′｜）
＞Ｋ（但しＫは定数）で示すことができる。
定値以上であればレベル検出回路１８―１は出力
信号S1を出す。レベル検出回路１８―２が動作す
れば、信号引延し回路２８でその出力信号S2を一
定時間引延し、その間AND回路２７の出力をロ
ツクするようにNOT回路２６を介して接続して
いる。したがつてレベル検出回路１８―２が瞬間
動作すれば、一定時間は母線保護継電器８の動作
をロツクすることになり、従来の第１図に示した
抑制出力引延し回路用コンデンサ１７の効果と同
じである。レベル検出回路１８―２の動作は抑制
出力｜ET｜と差動電流IDの瞬時値比較で演算され
ることになり動作式は｜IT｜−（｜IP｜＋｜IP′｜）
＞Ｋ（但しＫは定数）で示すことができる。
次に本発明の効果と特長を第５図、第６図に基
づいて説明する。第５図は内部事故時の場合であ
り、また第６図は外部事故時の場合に於る各部の
信号波形図を示す。第５図の信号波形図は従来の
母線保護継電器に関する第３図の信号波形図に対
比しており、内部事故時に各回線から流入する電
流IT1，IT2に位相差がある場合の限界状態での動
作を説明するものである。第５図ａ，ｂ，ｃに示
す電流、電圧波形ID，｜ET｜，｜ED｜は夫々第３図
ａ，ｂ，ｃで説明したので、ここでは詳細説明を
省略する。電圧波形｜ET｜は端子抑制電圧で電
流IT1，IT2に比例した電圧を全波整流し、その内
の最大値を取り出したものである。第５図ｄの様
に、この電圧｜ET｜に比例した電流｜IT｜を差動
電流IDに比例した電流｜IP｜又は｜IP′｜で抑制制
御し、第５図ｅで示す｜IT｜−（｜IP｜＋｜IP′｜）
なる出力信号をレベル検出器１８―２で検出する
ようにしている。このため、第５図に示す通り従
来は電圧出力信号｜EP｜に比例した電流出力信
号｜IP｜だけでは充分消去できなかつた電流出力
信号｜IT｜が、電流信号｜IP′｜の補償出力で完全
に打ち消すことができるものである。
づいて説明する。第５図は内部事故時の場合であ
り、また第６図は外部事故時の場合に於る各部の
信号波形図を示す。第５図の信号波形図は従来の
母線保護継電器に関する第３図の信号波形図に対
比しており、内部事故時に各回線から流入する電
流IT1，IT2に位相差がある場合の限界状態での動
作を説明するものである。第５図ａ，ｂ，ｃに示
す電流、電圧波形ID，｜ET｜，｜ED｜は夫々第３図
ａ，ｂ，ｃで説明したので、ここでは詳細説明を
省略する。電圧波形｜ET｜は端子抑制電圧で電
流IT1，IT2に比例した電圧を全波整流し、その内
の最大値を取り出したものである。第５図ｄの様
に、この電圧｜ET｜に比例した電流｜IT｜を差動
電流IDに比例した電流｜IP｜又は｜IP′｜で抑制制
御し、第５図ｅで示す｜IT｜−（｜IP｜＋｜IP′｜）
なる出力信号をレベル検出器１８―２で検出する
ようにしている。このため、第５図に示す通り従
来は電圧出力信号｜EP｜に比例した電流出力信
号｜IP｜だけでは充分消去できなかつた電流出力
信号｜IT｜が、電流信号｜IP′｜の補償出力で完全
に打ち消すことができるものである。
なお内部事故時の端子抑制電流｜IT｜は第１図
に示した各CT２―１〜２―ｎの２次電流中最大
のものに比例する抑制方式であるため比例係数を
１とすれば必ず差動電流IDに比例した電流出力信
号｜IP｜の方が大きい関係にあるため演算式｜IT
｜−（｜IP｜＋｜IP′｜）＝｜ET｜−（K1｜ID｜＋K2
｜ID｜∠θ｜）の定数K1，K2，∠θを適切に選
べば内部事故時には必ず｜IP｜＋｜IP′｜＞Ｉ｜T
｜とすることが可能であり、従来のように内部事
故時に各回線から流入する電流に位相差があつた
場合、差動電流のみでは消去できない部分を、｜
IP′｜で確実に補償することができる効果が明確
である。
に示した各CT２―１〜２―ｎの２次電流中最大
のものに比例する抑制方式であるため比例係数を
１とすれば必ず差動電流IDに比例した電流出力信
号｜IP｜の方が大きい関係にあるため演算式｜IT
｜−（｜IP｜＋｜IP′｜）＝｜ET｜−（K1｜ID｜＋K2
｜ID｜∠θ｜）の定数K1，K2，∠θを適切に選
べば内部事故時には必ず｜IP｜＋｜IP′｜＞Ｉ｜T
｜とすることが可能であり、従来のように内部事
故時に各回線から流入する電流に位相差があつた
場合、差動電流のみでは消去できない部分を、｜
IP′｜で確実に補償することができる効果が明確
である。
次に第６図は外部事故時の場合に於る各部の信
号波形図について述べる。これは従来の第２図に
示した信号波形図と対比するものである。同図ａ
の電流波形ΣIINは流入電流の和を、同図ｂの電流
信号IOUTは流出電流でCT飽和を生じた場合の波
形を、同図ｃの電圧信号｜ET｜は端子抑制電圧
で電流IOUTに比例したもの、さらに同図ｄの電圧
信号｜ED｜は誤差差動電流ID＝ΣIIN−IOUTに比例
したものである。同図ｅの抑制制御出力信号｜IP
｜は同図ｄの電圧信号｜ED｜の波形と同じであ
り、前述の通りK1｜ID｜に比例し、電流信号｜
IP′｜はK2｜ID∠θ｜に比例したものである。図示
の通りCT飽和を生じてない領域では誤差の差動
出力｜ED｜は発生しないで、飽和が開始すれば
｜ED｜が除々に大きくなり完全飽和の域になれ
ばCT２―１〜２―ｎの２次電流はIOUTの波形に
示すようにほとんど零となつてしまう。この飽和
はCT２―１〜２―ｎの１次電流の方向が逆転す
る（例えば正波より負波になる）まで継続する
が、そこから逆方向の飽和点までは２次電流が発
生することになる。したがつて第６図に示す通り
電圧出力信号｜ET｜と｜ED｜の発生する時間位
相には差があり、又電圧出力信号｜ED｜は連続
的なものではなく必ず負波の不飽和領域で一度零
となる領域があるを意味している。これ等の電圧
出力信号｜ET｜，｜ED｜に比例したものが各々｜
IT｜，｜IP｜であり、又出力信号｜ED｜に比例し
たものを位相角∠θを移相したものが第６図ｅの
電流出力信号｜IP′｜であるが、この位相角∠θ
を出力信号｜ED｜の途切れ時間、即ちCT不飽和
領域時間以内にしておけば、演算式｜IT｜−（｜
IP｜＋｜IP′｜）において必ず｜IT｜＞｜IP｜＋｜
IP′｜の瞬時出力を得ることができる。
号波形図について述べる。これは従来の第２図に
示した信号波形図と対比するものである。同図ａ
の電流波形ΣIINは流入電流の和を、同図ｂの電流
信号IOUTは流出電流でCT飽和を生じた場合の波
形を、同図ｃの電圧信号｜ET｜は端子抑制電圧
で電流IOUTに比例したもの、さらに同図ｄの電圧
信号｜ED｜は誤差差動電流ID＝ΣIIN−IOUTに比例
したものである。同図ｅの抑制制御出力信号｜IP
｜は同図ｄの電圧信号｜ED｜の波形と同じであ
り、前述の通りK1｜ID｜に比例し、電流信号｜
IP′｜はK2｜ID∠θ｜に比例したものである。図示
の通りCT飽和を生じてない領域では誤差の差動
出力｜ED｜は発生しないで、飽和が開始すれば
｜ED｜が除々に大きくなり完全飽和の域になれ
ばCT２―１〜２―ｎの２次電流はIOUTの波形に
示すようにほとんど零となつてしまう。この飽和
はCT２―１〜２―ｎの１次電流の方向が逆転す
る（例えば正波より負波になる）まで継続する
が、そこから逆方向の飽和点までは２次電流が発
生することになる。したがつて第６図に示す通り
電圧出力信号｜ET｜と｜ED｜の発生する時間位
相には差があり、又電圧出力信号｜ED｜は連続
的なものではなく必ず負波の不飽和領域で一度零
となる領域があるを意味している。これ等の電圧
出力信号｜ET｜，｜ED｜に比例したものが各々｜
IT｜，｜IP｜であり、又出力信号｜ED｜に比例し
たものを位相角∠θを移相したものが第６図ｅの
電流出力信号｜IP′｜であるが、この位相角∠θ
を出力信号｜ED｜の途切れ時間、即ちCT不飽和
領域時間以内にしておけば、演算式｜IT｜−（｜
IP｜＋｜IP′｜）において必ず｜IT｜＞｜IP｜＋｜
IP′｜の瞬時出力を得ることができる。
したがつて｜IT｜−（｜IP｜＋｜IP′｜）＞Ｋ（Ｋ
はレベル検出回路１８―２の検出値）を第６図ｆ
の如くレベル検出回路１８―２で検出して、同図
ｇに示すこの出力信号S2を信号引延し回路２８で
その出力信号S2の途切れ時間T1以上信号を引延
せば第６図ｂのような連続化した出力信号S2′が
第４図のNOT回路２６を介してAND回路２７に
与えることができ、外部事故時のCT飽和に基づ
く誤差差動出力｜ED｜が一定値以上ありレベル
検出回路１８―１の出力信号S1が発生しても母線
保護継電器８として動作することはない。
はレベル検出回路１８―２の検出値）を第６図ｆ
の如くレベル検出回路１８―２で検出して、同図
ｇに示すこの出力信号S2を信号引延し回路２８で
その出力信号S2の途切れ時間T1以上信号を引延
せば第６図ｂのような連続化した出力信号S2′が
第４図のNOT回路２６を介してAND回路２７に
与えることができ、外部事故時のCT飽和に基づ
く誤差差動出力｜ED｜が一定値以上ありレベル
検出回路１８―１の出力信号S1が発生しても母線
保護継電器８として動作することはない。
また上記実施例では別に信号引延し回路２８を
設けロジツク的に処理しているが、従来のように
レベル検出回路１８―２の入力信号をコンデンサ
等（すなわち第１図に示した従来回路図のコンデ
ンサ１７に相当）で引延すアナログ的方法でもよ
く、又、本実施例ではレベル検出回路を１８―１
と１８―２に分離しているが、第１図のようにレ
ベル検出回路を共用して動作演算式を｜IO｜−
｛｜IT｜−（｜IP｜＋｜IP′｜）｝+＞Ｋとしても同様
の効果が得られる。又母線保護継電器８を導入す
る抑制出力信号｜ET｜は各回線のCT２―１〜２
―ｎの２次電流に比例した絶対値和であつてもよ
く、又CT2次出力位相が差動出力IDに対し逆位相
の関係にある回線のみのCT2次電流に比例した絶
対値和であつても同様の効果が得られる。
設けロジツク的に処理しているが、従来のように
レベル検出回路１８―２の入力信号をコンデンサ
等（すなわち第１図に示した従来回路図のコンデ
ンサ１７に相当）で引延すアナログ的方法でもよ
く、又、本実施例ではレベル検出回路を１８―１
と１８―２に分離しているが、第１図のようにレ
ベル検出回路を共用して動作演算式を｜IO｜−
｛｜IT｜−（｜IP｜＋｜IP′｜）｝+＞Ｋとしても同様
の効果が得られる。又母線保護継電器８を導入す
る抑制出力信号｜ET｜は各回線のCT２―１〜２
―ｎの２次電流に比例した絶対値和であつてもよ
く、又CT2次出力位相が差動出力IDに対し逆位相
の関係にある回線のみのCT2次電流に比例した絶
対値和であつても同様の効果が得られる。
以上のように、この発明の母線保護継電器によ
れば、母線内部事故時には、各CTからの流入電
流に位相差が生じた場合それによる不要な抑制電
圧を確実に打ち消し、また一方、母線外部事故時
にはCT飽和を生じた場合においても抑制作用に
不利な影響を与えない効果があり、簡単な抑制制
御補償回路を設けるだけで、従来は不可欠であつ
たシビアな時間協調が不要となり、内部事故時の
動作性能が大変確実なものとなる効果がある。
れば、母線内部事故時には、各CTからの流入電
流に位相差が生じた場合それによる不要な抑制電
圧を確実に打ち消し、また一方、母線外部事故時
にはCT飽和を生じた場合においても抑制作用に
不利な影響を与えない効果があり、簡単な抑制制
御補償回路を設けるだけで、従来は不可欠であつ
たシビアな時間協調が不要となり、内部事故時の
動作性能が大変確実なものとなる効果がある。
第１図は電力系統に適用した従来の母線保護継
電器の原理回路図、第２図及び第３図は従来の同
継電器の動作を説明する説明図で第２図は外部事
故時のまた第３図は内部事故時の各部信号の波形
説明図である。第４図はこの発明の一実施例によ
る母線保護継電器の原理回路図、第５図及び第６
図は同実施例継電器の原理を説明する説明図で、
第５図は内部事故時のまた第６図は外部事故時の
各部信号の波形説明図である。 １…母線、２―１〜２―ｎ…CT、３―１〜３
―ｎ…入力装置、４…差動トランス、５…抑制ト
ランス、６…抑制出力抵抗、７…全波整流回路、
８…母線継電器、９，１０，１９…トランス、１
１，１２…全波整流回路、１３，１４，１５，１
６，２０，２５…抵抗、１７…コンデンサ、１
８，１８―１，１８―２…レベル検出回路、２２
…移相用コンデンサ、２３，２４…ダイオード、
２６…NOT回路、２７…AND回路、２８…信号
引延し回路、２９…位相シフト回路。なお、図中
同一符号は同一又は相当部分を示す。
電器の原理回路図、第２図及び第３図は従来の同
継電器の動作を説明する説明図で第２図は外部事
故時のまた第３図は内部事故時の各部信号の波形
説明図である。第４図はこの発明の一実施例によ
る母線保護継電器の原理回路図、第５図及び第６
図は同実施例継電器の原理を説明する説明図で、
第５図は内部事故時のまた第６図は外部事故時の
各部信号の波形説明図である。 １…母線、２―１〜２―ｎ…CT、３―１〜３
―ｎ…入力装置、４…差動トランス、５…抑制ト
ランス、６…抑制出力抵抗、７…全波整流回路、
８…母線継電器、９，１０，１９…トランス、１
１，１２…全波整流回路、１３，１４，１５，１
６，２０，２５…抵抗、１７…コンデンサ、１
８，１８―１，１８―２…レベル検出回路、２２
…移相用コンデンサ、２３，２４…ダイオード、
２６…NOT回路、２７…AND回路、２８…信号
引延し回路、２９…位相シフト回路。なお、図中
同一符号は同一又は相当部分を示す。
Claims (1)
- １ 母線に連系した複数の回線に設けた変流器か
ら入力装置を介して該変流器の２次電流に比例し
た各出力信号を合成した差動出力信号と、上記２
次電流に比例した絶対値出力信号に基づいて得た
抑制出力信号を導入して上記母線の事故を検出す
る母線保護継電器において、上記差動出力信号が
一定値以上の時継電動作を許容する第１の検出要
素と、上記抑制出力信号の瞬時値に対し、上記抑
制出力信号を抑制する方向に働く上記差動出力信
号の絶対値に比例した第１の抑制制御出力信号及
び上記差動出力信号を位相シフトして得た第２の
抑制制御信号をそれぞれ作用させる第２の検出要
素とを備え、上記第２の検出要素が動作したとき
一定時間だけ上記第１の検出要素の動作出力信号
の供給を阻止させたことを特徴とする母線保護継
電器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58076607A JPS59201631A (ja) | 1983-04-28 | 1983-04-28 | 母線保護継電器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58076607A JPS59201631A (ja) | 1983-04-28 | 1983-04-28 | 母線保護継電器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59201631A JPS59201631A (ja) | 1984-11-15 |
| JPH0247173B2 true JPH0247173B2 (ja) | 1990-10-18 |
Family
ID=13610016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58076607A Granted JPS59201631A (ja) | 1983-04-28 | 1983-04-28 | 母線保護継電器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59201631A (ja) |
-
1983
- 1983-04-28 JP JP58076607A patent/JPS59201631A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59201631A (ja) | 1984-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2608701B2 (ja) | 保護装置の点検回路 | |
| US4670811A (en) | Differential-type protective relay | |
| JPS61196718A (ja) | 地絡保護装置 | |
| JPS59201631A (ja) | 母線保護継電器 | |
| US3048745A (en) | Power energization supply means for electrical protective relay systems | |
| US3912979A (en) | Pilot wire protective relaying apparatus | |
| JPH0210655B2 (ja) | ||
| JP2754517B2 (ja) | １２パルス整流負荷高調波補償方式 | |
| JPS60148333A (ja) | 比率差動継電器 | |
| JPS6013244Y2 (ja) | 電流補償付不足電圧継電器 | |
| JPS598417Y2 (ja) | 充電電流補償式表示線保護継電装置 | |
| JPS6321420B2 (ja) | ||
| JPS5836124A (ja) | 電流差動継電装置 | |
| JPS588225B2 (ja) | ヘンアツキホゴケイデンホウシキ | |
| SU922939A1 (ru) | Устройство для дифференциальной защиты многообмоточного трансформатора с регулированием напряжения под нагрузкой i | |
| JPH0546775B2 (ja) | ||
| JPH0524733B2 (ja) | ||
| JPS6353793B2 (ja) | ||
| SU1410237A1 (ru) | Устройство дл управлени тиристорным преобразователем | |
| JPS5833774B2 (ja) | 周波数変換装置の制御装置 | |
| JPH0329866A (ja) | 変圧器の励磁電流検出装置 | |
| JPS6320088B2 (ja) | ||
| JPS596724A (ja) | 変圧器保護継電装置 | |
| JPS60255010A (ja) | 差動継電器 | |
| JPS5833770B2 (ja) | 保護継電装置 |