JPH0247723A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプログラム制御装置、特に２組の同じ
プロセッサを用いて電源投入時にそれぞれ同一のマイク
ロコードをロードするマイクロプログラム制御装置に関
する。

〔従来の技術〕

従来、この種のマイクロプログラム制御装置は、２組の
プロセッサを起動したときに片側のローダ、あるいはロ
ーダ制御回路に障害があると、その障害を起した方のプ
ロセッサを切離して、単独のプロセッサで動作に入るよ
うにしている。

〔発明が解決しようとする課題〕

上述した従来の片側のローダあるいはローダ制御回路の
障害時に、その障害を起したブロモ・ｙすを切離すとい
う方式では、ローダあるいはローダ制御回路以外のプロ
セッサを構成する回路が正常であったとしても、プロセ
ッサを切離すことになっているので、正常な回路を利用
してプロセッサを有効に稼働させることがでないという
欠点がある。

〔課題を解決するための手段〕

本発明のマイクロプログラム制御装置は、マイクロコー
ド格納用のローダとこのローダを制御するローダ制御回
路とマイクロコードを格納する制御記憶回路とマイクロ
命令を実行するマイクロプロセッサとからなるプロセッ
サの２組を有するマイクロプログラム制御装置において
、前記２組のプロセッサのマイクロプロセッサの間の通
信を行なうプロセッサ間接続回路と、前記制御記憶回路
へのマイクロコード格納時に一方のマイクロプロセッサ
からマイクロコードの格納状態を前記プロセッサ間接続
回路を介して他方のマイクロプロセッサに伝え、一方の
制御記憶回路へのマイクロコードめ格納ができなかった
ときは、他方のマイクロプロセッサから前記プロセッサ
間接続回路を介して他方の制御記憶回路に格納されたマ
イクロコードを転送してもらって格納するマイクロプロ
セッサとを有することにより構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例のブロック図で、２組のプロ
セッサ１および２がそれぞれに接続されたプロセッサ間
接続回路３および４を介して互にバス接続されている。

プロセッサ１および２はそれぞれマイクロプロセッサ１
４および２４と、マイクロプロセッサ１４および２４の
それぞれに接続された制御記憶回路１３および２３．ロ
ーダ制御回路１２および２２と、ローダ制御回路１２お
よび２２のそれぞれに接続されたローダ１１および２１
とから構成されている。なおプロセッサ１はプロセッサ
２より優先順位が高く設定されている。

次に、以上の構成における電源投入時の動作について第
２図（ａ）および（ｂ）のフローチャートを参照して説
明を進める。プロセッサ１および２に電源が投入される
とくステップ■）、何れのプロセッサも動作を開始する
がプロセッサ１を代表して説明する。マイクロプロセッ
サ１４からローダ制御回路１２に対してロードをするた
めの指示が送出される（ステップ■）。ローダ制御回路
１２はこの指示を受けて、ローダ１１からマイクロコー
ドをロードし、制御記憶回路１３に格納する（ステップ
■）。次いでロードが成功したかどうかを調べ（ステッ
プ■）、成功していればマイクロプロセッサ１４はプロ
セッサ２の状態を得るために、Ｃａ１ｌ処理を行なう（
ステップ■）。

このＣａ１ｌ処理は自身の状態を他方に知らせ、他方の
状態を知るもので、ロード完、ロード中。

ロード不成功の状態を含んでいる。まずマイクロプロセ
ッサ１４から自身のロード完の状態がプロセッサ間接続
回路３に送られ、プロセッサ間データバスを経てプロセ
ッサ２のプロセッサ間接続回路４を通ってマイクロプロ
セッサ２４に送られる。

マイクロプロセッサ２４は受信した状態の内容を読んで
、Ｃａ１ｌ処理の応答のためにＡｃｋ処理を行なう。Ａ
ｃｋ処理は自身の状態を他方に、つまりプロセッサ２か
らプロセッサ１に対して返する。なおマイクロプロセッ
サ２４はその後状態に応じた処理を行なう。一方マイク
ロプロセッサ１４はプロセッサ２からＡｃｋ情報が来た
かを調べ（ステップ■）、送られて来たらその内容を調
べくステップ■）、プロセッサ２のＡｃｋ処理によって
得られた状態がロード中の場合は、プロセ・ｌす１のマ
イクロプロセッサ１４はステップ■ｌって時間待ちを行
ない、再度Ｃａ１ｌ処理をイう。プロセッサ２のＡｃｋ
処理によって得られＺ状態がロード完の場合は、プロセ
・ンサ１もプロセッサ２も正常にロードが行なわれてい
るので、以後は正常な動作を行なう。プロセ・ソサ２の
Ａｃｋ処理によって得られた状態がロード不成功の場合
は、まずプロセッサ１のマイクロプロセッサ１４は再試
行回数のチエツクを行なう（ステップ■）。

再試行回数が規定回数以下のときは、プロセ・ンサ１か
らプロセッサ２に対しマイクロコード転送を行なう（ス
テップ■）。この転送には、まずマイクロプロセッサ１
４は制御記憶回路１３から格納されているマイクロコー
ドを読み出し、プロセッサ間接続回路３に送る。プロセ
ッサ間接続回路３は受は取ったマイクロコードをプロセ
ッサ間データバスに出力する。プロセッサ２のプロセッ
サ間接続回路４はプロセッサ間データバス上の値、つま
りマイクロコードを受信してマイクロコード・ソサ２４
に送る。マイクロプロセッサ２４は受取ったマイクロコ
ードを制御記憶回路２３に書込む。

以上の転送動作を繰り返して全ての転送すべきマイクロ
コードの転送が完了すると、プロセッサ１のマイクロプ
ロセッサ１４は再びステップ■に戻りＣａ１ｌ処理を行
ない、プロセッサ２からＡｃｋ処理によって返ってくる
状態を見て確認することになる。ステップ■で再試行回
数が規定数を超えたときは、マイクロプロセッサ１４は
プロセッサ間接続回路３をアクセスせずプロセッサ２を
ロード不成功のまま切離して終了する。またステップ■
でプロセッサ１からＣａ１ｌ処理を行ないステップ■で
一定時間内にプロセッサ２によるＡｃｋ処理が施されな
い場合もプロセッサ２を切離して終了する。

次にステップ■においてプロセッサ１のロードが成功し
なかったときは、プロセッサ１はロード不成功の状態を
含んだＣａ１ｌを発行する（ステップ■）。このＣａ１
ｌはプロセッサ２に転送され、プロセッサ２は応答のた
めにＡｃｋ処理を行なう。プロセッサ１はプロセッサ２
からＡｃｋ情報が来たかを調べ（ステップｏ）、送られ
てきたらその内容を調べ（ステップ■）、プロセッサ２
のＡｃｋ処理によって得られた状態がロード中であれば
、ステップ■に戻って時間待ちを行ない再度Ｃａ１ｌ処
理を行なう。ステップ■でプロセッサ２の状態がロード
完であれば、マイクロプロセッサ１４は再試行回数のチ
エツクを行なう（ステップ［相］）。再試行回数が規定
回数以下のときは、プロセッサ２からプロセッサ１への
マイクロコードの転送を行なう。この転送はプロセッサ
１からプロセッサ２への要求により行なわれ、その手法
はステップ■と同様であるが転送方向が逆である。

転送が完了するとステップ■に戻ってステップ■までの
動作が行なわれる。なおステップ＠でプロセッサ２から
Ａｃｋが一定時間経過しても戻らないときは、プロセッ
サ１もプロセッサ２もロード不成功として終了する。ま
たステップ■でプロセッサ２からロード不成功の情報を
受けたときも、プロセッサ１および２−は共にロード不
成功として終了する。さらにまたステップ［相］で再試
行回数が規定回数を超えたときはプロセッサ１はロード
不成功であるが、プロセッサ２はロード完として稼働状
態に入ることとなる。

〔発明の効果〕

以上説明したように本発明は、同一のプロセッサを２台
使用したシステムにおいて、一方のプロセッサのローダ
およびローダ制御回路が障害を起こし、正常な動作をし
なかった場合に、他方のプロセッサからマイクロコード
を受信することができ、以後は両方のプロセッサで動作
を実行できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図（ａ）
および（ｂ）は第１図におけるマイクロコード格納動作
のフローヂャートである。 １．２・・・プロセッサ、３．４・・・プロセッサ間接
続回路、１１．２１・・・ローダ、１２．２２・・・ロ
ーダ制御回路、１３．２３・・・制御記憶回路、１４゜
２４・・・マイクロプロセッサ。

Claims (1)

【特許請求の範囲】
1. マイクロコード格納用のローダとこのローダを制御する
   ローダ制御回路とマイクロコードを格納する制御記憶回
   路とマイクロ命令を実行するマイクロプロセッサとから
   なるプロセッサの２組を有するマイクロプログラム制御
   装置において、前記２組のプロセッサのマイクロプロセ
   ッサの間の通信を行なうプロセッサ間接続回路と、前記
   制御記憶回路へのマイクロコード格納時に一方のマイク
   ロプロセッサからマイクロコードの格納状態を前記プロ
   セッサ間接続回路を介して他方のマイクロプロセッサに
   伝え、一方の制御記憶回路へのマイクロコードの格納が
   できなかったときは、他方のマイクロプロセッサから前
   記プロセッサ間接続回路を介して他方の制御記憶回路に
   格納されたマイクロコードを転送してもらって格納する
   マイクロプロセッサとを有することを特徴とするマイク
   ロプログラム制御装置。