JPH0276030A - データ処理方式 - Google Patents
データ処理方式Info
- Publication number
- JPH0276030A JPH0276030A JP22896888A JP22896888A JPH0276030A JP H0276030 A JPH0276030 A JP H0276030A JP 22896888 A JP22896888 A JP 22896888A JP 22896888 A JP22896888 A JP 22896888A JP H0276030 A JPH0276030 A JP H0276030A
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- microprogram
- basic processing
- basic
- hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、補助記憶装置からロードされたマイクロ・
プログラムによって処理するデータ処理装置のシステム
初期化処理に関するものである。
プログラムによって処理するデータ処理装置のシステム
初期化処理に関するものである。
［従来の技術］
第１図は従来のデータ処理方式におけるデータ処理装置
の構成を示すブロック図である。図において、１は主記
憶装置（ＭＭＵ）、２は基本処理装置（ＢＰＵ）、３は
システム制御処理装置（ＳＣＰ）、４はシステム制御処
理装置３に接続され、基本処理装置２で実行するマイク
ロ・プログラムを記憶している補助記憶装置（ＦＤＤ）
、５はシステム制御処理装置３と基本処理装置２との間
でデータ転送するためのプロセッサ・バス（Ｐ−ＢＵＳ
）である。
の構成を示すブロック図である。図において、１は主記
憶装置（ＭＭＵ）、２は基本処理装置（ＢＰＵ）、３は
システム制御処理装置（ＳＣＰ）、４はシステム制御処
理装置３に接続され、基本処理装置２で実行するマイク
ロ・プログラムを記憶している補助記憶装置（ＦＤＤ）
、５はシステム制御処理装置３と基本処理装置２との間
でデータ転送するためのプロセッサ・バス（Ｐ−ＢＵＳ
）である。
第５図は従来のデータ処理方式におけるシステム制御処
理装置のシステム初期化処理を示すフローチャートであ
る。
理装置のシステム初期化処理を示すフローチャートであ
る。
次に、上記従来のデータ処理方式の動作について説明す
る。データ処理装置の電源が投入されると、システム制
御処理装置３にその旨が通知される。電源が投入された
ことの通知を受けたシステム制御処理装置は、第５図の
フローチャートに示すようなシステム初期化処理を実行
する。よって第５図のフローチャートに基づいて、従来
のシステム初期化処理を説明する。
る。データ処理装置の電源が投入されると、システム制
御処理装置３にその旨が通知される。電源が投入された
ことの通知を受けたシステム制御処理装置は、第５図の
フローチャートに示すようなシステム初期化処理を実行
する。よって第５図のフローチャートに基づいて、従来
のシステム初期化処理を説明する。
（１）ハードウェア・リセット
データ処理装置内のマイクロ・プログラムが関与しない
ハードウェア部分のリセットを行う。
ハードウェア部分のリセットを行う。
（２）補助記憶装置４のリード
補助記憶装置４から基本処理装置２で実行するマイクロ
・プログラムをリードする。
・プログラムをリードする。
（３）マイクロ・プログラム・ロード
上記（２）の処理で読み込んだ基本処理装置２のマイク
ロ・プログラムを、プロセッサ・バス５を介して基本処
理装置２内のマイクロ・プログラム格納用メモリへ転送
する。
ロ・プログラムを、プロセッサ・バス５を介して基本処
理装置２内のマイクロ・プログラム格納用メモリへ転送
する。
（４）システム・リセット
システム制御処理装置３よりプロセッサ・バス５を介し
て基本処理装置２に対し、上記（３）の処理でロードさ
れたマイクロ・プログラムのリセット・ルーチンを起動
し、マイクロ・プログラムが関与する部分のリセットを
行う。
て基本処理装置２に対し、上記（３）の処理でロードさ
れたマイクロ・プログラムのリセット・ルーチンを起動
し、マイクロ・プログラムが関与する部分のリセットを
行う。
以上でシステム初期化処理が完了し、データ処理装置が
使用可能な状態となる。
使用可能な状態となる。
［発明が解決しようとする課題］
上記のような従来のデータ処理方式では、基本処理装置
２のハードウェアの状態（バージョン）に適合しないマ
イクロ・プログラムが操作員の誤りによってロードされ
た場合であっても、外見上は何ら異常が認められず、シ
ステムが運転状態になってからプログラム・チエツク又
はマシンチエツクによってソフトウェアに報告されるか
、あるいは最悪のケースの場合では、マイクロ命令の実
行を誤ってデータ化けを起こすという問題点があった。
２のハードウェアの状態（バージョン）に適合しないマ
イクロ・プログラムが操作員の誤りによってロードされ
た場合であっても、外見上は何ら異常が認められず、シ
ステムが運転状態になってからプログラム・チエツク又
はマシンチエツクによってソフトウェアに報告されるか
、あるいは最悪のケースの場合では、マイクロ命令の実
行を誤ってデータ化けを起こすという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、基本処理装置のハードウェアの状態（バージ
ョン）に適合しないマイクロ・プログラムが基本処理装
置にロードされ、誤ったマイクロ・プログラムでシステ
ムが運転状態に入ることを防止できるデータ処理方式を
得ることを目的とする。
たもので、基本処理装置のハードウェアの状態（バージ
ョン）に適合しないマイクロ・プログラムが基本処理装
置にロードされ、誤ったマイクロ・プログラムでシステ
ムが運転状態に入ることを防止できるデータ処理方式を
得ることを目的とする。
［課題を解決するための手段］
この発明に係るデータ処理方式は、データ処理装置のシ
ステム初期化処理の時点で基本処理装置の状態を判定し
、この基本処理装置にロードしようとするマイクロ・プ
ログラムが基本処理装置のハードウェアの状態に適合す
る場合は、システム初期化処理が正常に完了し、それ以
後のシステム運転の状態に入れるようになし、また基本
処理装置にロードしようとするマイクロ・プログラムが
基本処理装置のハードウェアの状態に適合しない場合は
、その旨を操作員に報告し、システム初期化処理を異常
終了させ、それ以降のシステム運転の状態に入れないよ
うにしたものである。
ステム初期化処理の時点で基本処理装置の状態を判定し
、この基本処理装置にロードしようとするマイクロ・プ
ログラムが基本処理装置のハードウェアの状態に適合す
る場合は、システム初期化処理が正常に完了し、それ以
後のシステム運転の状態に入れるようになし、また基本
処理装置にロードしようとするマイクロ・プログラムが
基本処理装置のハードウェアの状態に適合しない場合は
、その旨を操作員に報告し、システム初期化処理を異常
終了させ、それ以降のシステム運転の状態に入れないよ
うにしたものである。
［作用］
この発明におけるデータ処理方式は、基本処理装置のハ
ードウェアの状態に適合するマイクロ・プログラムが基
本処理装置にロードされた場合のみ、システム運転の状
態に入れるようになし、ハードウェアの状態に適合しな
いマイクロ・プログラムが基本処理装置にロードされよ
うとした場合は、その旨を操作員に報告し、誤ったマイ
クロ・プログラムでシステム運転の状態に入れないよう
にする。
ードウェアの状態に適合するマイクロ・プログラムが基
本処理装置にロードされた場合のみ、システム運転の状
態に入れるようになし、ハードウェアの状態に適合しな
いマイクロ・プログラムが基本処理装置にロードされよ
うとした場合は、その旨を操作員に報告し、誤ったマイ
クロ・プログラムでシステム運転の状態に入れないよう
にする。
［実施例］
第１図はこの発明の実施例であるデータ処理方式におけ
るデータ処理装置の構成を示すブロック図である。この
発明の実施例によるデータ処理装置は、上記従来のデー
タ処理装置とほぼ同じ構成を有しており、その構成要素
については同一符号を付して表示してあり、その詳細な
説明は省略する。
るデータ処理装置の構成を示すブロック図である。この
発明の実施例によるデータ処理装置は、上記従来のデー
タ処理装置とほぼ同じ構成を有しており、その構成要素
については同一符号を付して表示してあり、その詳細な
説明は省略する。
第２図はこの発明の実施例であるデータ処理方式におけ
るシステム制御処理装置のシステム初期化処理を示すフ
ローチャート、第３図及び第４図はこの発明の実施例で
あるデータ処理方式における基本処理装置のハードウェ
アの状態識別制御を示す図、及び補助記憶装置に格納さ
れる基本処理装置のマイクロ・プログラムのデータフォ
ーマットを示す図である。図において、６ａ、 ６ｂ
、 ６Ｃは論理カード（ＰＣＡ）、７ａ、７ｂ、７ｃ
は論理カード６ａ、６ｂ、６ｃの状態を３ビツトのバイ
ナリ・パターン（０００〜ｌ １１）で示すためのバー
ジョン・スイッチ（ＳＷＯ〜５Ｗ２）、８はバージョン
・スイッチ７ａ〜７Ｃの状態を１つにまとめたハードウ
ェア・バージョン・レジスタ、９は基本処理装置２内の
論理カード６ａ〜６Ｃに設けられるバージョン・スイッ
チ７ａ〜７Ｃのバイナリ・コードに対応付けられるよう
にしたマイクロ・プログラムに適合するハードウェア・
バージョン・データ部、ｌＯは基本処理装置２内にマイ
クロ・プログラムとして格納されるマイクロ・プログラ
ム部である。
るシステム制御処理装置のシステム初期化処理を示すフ
ローチャート、第３図及び第４図はこの発明の実施例で
あるデータ処理方式における基本処理装置のハードウェ
アの状態識別制御を示す図、及び補助記憶装置に格納さ
れる基本処理装置のマイクロ・プログラムのデータフォ
ーマットを示す図である。図において、６ａ、 ６ｂ
、 ６Ｃは論理カード（ＰＣＡ）、７ａ、７ｂ、７ｃ
は論理カード６ａ、６ｂ、６ｃの状態を３ビツトのバイ
ナリ・パターン（０００〜ｌ １１）で示すためのバー
ジョン・スイッチ（ＳＷＯ〜５Ｗ２）、８はバージョン
・スイッチ７ａ〜７Ｃの状態を１つにまとめたハードウ
ェア・バージョン・レジスタ、９は基本処理装置２内の
論理カード６ａ〜６Ｃに設けられるバージョン・スイッ
チ７ａ〜７Ｃのバイナリ・コードに対応付けられるよう
にしたマイクロ・プログラムに適合するハードウェア・
バージョン・データ部、ｌＯは基本処理装置２内にマイ
クロ・プログラムとして格納されるマイクロ・プログラ
ム部である。
次に、上記この発明の実施例であるデータ処理方式の動
作について説明する。データ処理装置の電源が投入され
ると、システム制御処理装置３にその旨が報告されると
共に、第３図に示す基本処理装置２内のハードウェア・
バージョン・レジスタ８に論理カード６ａ〜６Ｃ内のバ
ージョン・スイッチ７ａ〜７Ｃの内容がセットされる。
作について説明する。データ処理装置の電源が投入され
ると、システム制御処理装置３にその旨が報告されると
共に、第３図に示す基本処理装置２内のハードウェア・
バージョン・レジスタ８に論理カード６ａ〜６Ｃ内のバ
ージョン・スイッチ７ａ〜７Ｃの内容がセットされる。
一方、電源が投入されたことの報告を受けたシステム制
御処理装置３は、第２図のフローチャートに示すような
システム初期化処理を実行する。よって第２図のフロー
チャートに基づいて、この発明の実施例によるシステム
初期化処理を説明する。
御処理装置３は、第２図のフローチャートに示すような
システム初期化処理を実行する。よって第２図のフロー
チャートに基づいて、この発明の実施例によるシステム
初期化処理を説明する。
（Ａ）ハードウェア・リセット
データ処理装置内のマイクロ・プログラムが関与しない
ハードウェア部分のりセットを行う。上記従来の（１）
の処理と同じ。
ハードウェア部分のりセットを行う。上記従来の（１）
の処理と同じ。
（Ｂ）補助記憶装置４のリード
補助記憶装置４から基本処理装置２で実行するマイクロ
・プログラムをリードする。上記従来の（２）の処理と
同じ。
・プログラムをリードする。上記従来の（２）の処理と
同じ。
（Ｃ）基本処理装置２の状態リード
基本処理装置２内のハードウェア・バージョン・レジス
タ８の内容をプロセッサ・バス５を介してシステム制御
処理装置３に取り込む。
タ８の内容をプロセッサ・バス５を介してシステム制御
処理装置３に取り込む。
（Ｄ）ハードウェアとマイクロ・プログラムが一致？
上記（Ｂ）の処理により第４図に示すデータ・フォーマ
ットでシステム制御処理装置３に読み込まれたデータ内
のハードウェア・バージョン・データ部９の内容と、上
記（Ｃ）の処理で読み込まれた基本処理装置２内のハー
ドウェア・バージョン・レジスタ８の内容とを比較する
。
ットでシステム制御処理装置３に読み込まれたデータ内
のハードウェア・バージョン・データ部９の内容と、上
記（Ｃ）の処理で読み込まれた基本処理装置２内のハー
ドウェア・バージョン・レジスタ８の内容とを比較する
。
（Ｅ）比較処理結果の一致
上記（Ｄ）の処理で比較処理結果が一致している場合は
、補助記憶装置４から読み出されたマイクロ・プログラ
ムを基本処理装置２内のマイクロ・プログラム格納用メ
モリへ転送し、その後システム・リセット処理を実行し
てシステム初期化処理を完了させる。
、補助記憶装置４から読み出されたマイクロ・プログラ
ムを基本処理装置２内のマイクロ・プログラム格納用メ
モリへ転送し、その後システム・リセット処理を実行し
てシステム初期化処理を完了させる。
（Ｆ）比較処理結果の不一致
上記（Ｄ）の処理で比較処理結果が不一致の場合は、そ
の旨を操作員に報告してシステム初期化処理を異常終了
させる。
の旨を操作員に報告してシステム初期化処理を異常終了
させる。
［発明の効果］
以上のように、この発明のデータ処理方式によれば、基
本処理装置のハードウェアの状態（バージョン）に適合
するマイクロ・プログラムが基本処理装置にロードされ
た場合のみ、システム運転の状態に入れるようになし、
ハードウェアの状態に適合しないマイクロ・プログラム
が基本処理装置にロードされようとした場合は、その旨
を操作員に報告し、誤ったマイクロ・プログラムでシス
テム運転の状態に入れないようにしたので、基本処理装
置のハードウェアの状態に適合しないマイクロ・プログ
ラムが誤って基本処理装置にロードされ、そのまま誤っ
たシステム運転の状態に入ることを防止でき、これによ
りシステムの誤動作を未然に防ぐことができるという優
れた効果を奏する。
本処理装置のハードウェアの状態（バージョン）に適合
するマイクロ・プログラムが基本処理装置にロードされ
た場合のみ、システム運転の状態に入れるようになし、
ハードウェアの状態に適合しないマイクロ・プログラム
が基本処理装置にロードされようとした場合は、その旨
を操作員に報告し、誤ったマイクロ・プログラムでシス
テム運転の状態に入れないようにしたので、基本処理装
置のハードウェアの状態に適合しないマイクロ・プログ
ラムが誤って基本処理装置にロードされ、そのまま誤っ
たシステム運転の状態に入ることを防止でき、これによ
りシステムの誤動作を未然に防ぐことができるという優
れた効果を奏する。
第１図はこの発明の実施例であるデータ処理方式におけ
るデータ処理装置の構成、又は従来のデータ処理方式に
おけるデータ処理装置の構成を示すブロック図、第２図
はこの発明の実施例であるデータ処理方式におけるシス
テム制御処理装置のシステム初期化処理を示すフローチ
ャート、第３図及び第４図はこの発明の実施例であるデ
ータ処理方式における基本処理装置のハードウェアの状
態識別制御を示す図、及び補助記憶装置に格納される基
本処理装置のマイクロ・プログラムのデータ・フォーマ
ットを示す図、第５図は従来のデータ処理方式における
システム制御処理装置のシステム初期化処理を示すフロ
ーチャートである。 図において、ｌ・・・主記憶装置（ＭＭ Ｕ ）、２・
・・基本処理装置（Ｂ Ｐ Ｕ）、３・・・システム制
御処理装置（ＳＣＰ）、４・・・補助記憶装置（ＦＤＤ
）、５・・・プロセッサ・バス（Ｐ＝ＢＵＳ）、６ａ〜
６Ｃ・・・論理カード（ＰＣＡ）、７ａ〜７ｃ・・・バ
ージョン・スイッチ（ＳＷＯ〜５Ｗ２）、８・・・ハー
ドウェア・バージョン・レジスタ、９・・・ハードウェ
ア・バージョン・データ部、１０・・・マイクロ・プロ
グラム部 である。 なお、図中、同一符号は同一、又は相当部分を示す。
るデータ処理装置の構成、又は従来のデータ処理方式に
おけるデータ処理装置の構成を示すブロック図、第２図
はこの発明の実施例であるデータ処理方式におけるシス
テム制御処理装置のシステム初期化処理を示すフローチ
ャート、第３図及び第４図はこの発明の実施例であるデ
ータ処理方式における基本処理装置のハードウェアの状
態識別制御を示す図、及び補助記憶装置に格納される基
本処理装置のマイクロ・プログラムのデータ・フォーマ
ットを示す図、第５図は従来のデータ処理方式における
システム制御処理装置のシステム初期化処理を示すフロ
ーチャートである。 図において、ｌ・・・主記憶装置（ＭＭ Ｕ ）、２・
・・基本処理装置（Ｂ Ｐ Ｕ）、３・・・システム制
御処理装置（ＳＣＰ）、４・・・補助記憶装置（ＦＤＤ
）、５・・・プロセッサ・バス（Ｐ＝ＢＵＳ）、６ａ〜
６Ｃ・・・論理カード（ＰＣＡ）、７ａ〜７ｃ・・・バ
ージョン・スイッチ（ＳＷＯ〜５Ｗ２）、８・・・ハー
ドウェア・バージョン・レジスタ、９・・・ハードウェ
ア・バージョン・データ部、１０・・・マイクロ・プロ
グラム部 である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 主記憶装置から読み出される命令コードを判別して、こ
の命令コードに対応するマイクロ・プログラムを逐次実
行するようにしたマイクロ・プログラム制御方式を採る
基本処理装置と、この基本処理装置にプロセッサ・バス
を介して接続されたシステム制御処理装置と、このシス
テム制御処理装置に付属され、上記基本処理装置が実行
するマイクロ・プログラムを記憶する補助記憶装置とを
備えたデータ処理装置のシステム初期化処理において、
上記システム制御処理装置によって上記基本処理装置の
ハードウェアの変更状態を判定し、上記補助記憶装置か
ら読み出されたマイクロ・プログラムが、上記基本処理
装置のハードウェアの状態に対応するか否かを判定し、
適合する場合は、上記補助記憶装置から読み出されたマ
イクロ・プログラムを上記基本処理装置に転送し、シス
テム初期化処理を正常に完了させ、適合しない場合は、
その旨を操作員に報告し、システム初期化処理を異常終
了させるようにしたことを特徴とするデータ処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22896888A JPH0276030A (ja) | 1988-09-13 | 1988-09-13 | データ処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22896888A JPH0276030A (ja) | 1988-09-13 | 1988-09-13 | データ処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0276030A true JPH0276030A (ja) | 1990-03-15 |
Family
ID=16884687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22896888A Pending JPH0276030A (ja) | 1988-09-13 | 1988-09-13 | データ処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0276030A (ja) |
-
1988
- 1988-09-13 JP JP22896888A patent/JPH0276030A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58151648A (ja) | プログラムパツチ手段を有するデ−タ処理装置 | |
| US20080098257A1 (en) | Multiple Execution-Path System | |
| US5894549A (en) | System and method for fault detection in microcontroller program memory | |
| US4117974A (en) | Device for automatically loading the central memory of electronic processors | |
| EP0477385A1 (en) | Method of resetting adapter module at failing time and computer system executing said method | |
| JPH07105023A (ja) | データ処理システム内でスプリアス割込みを検出するための方法及び装置 | |
| JPH03175537A (ja) | デバッグ用マイクロプロセッサのエラー制御装置 | |
| JPH0276030A (ja) | データ処理方式 | |
| EP0574991A1 (en) | A data processing system adaptable to the type of microprocessor installed and method for detecting the microprocessor type | |
| JPS635781B2 (ja) | ||
| JP2575424B2 (ja) | プログラマブルコントローラ | |
| JPH0247723A (ja) | マイクロプログラム制御装置 | |
| JP2674894B2 (ja) | 情報処理装置 | |
| JPH0448332A (ja) | 情報処理装置 | |
| JPH0797326B2 (ja) | 情報処理装置 | |
| JPH04296938A (ja) | コンピュータ装置 | |
| JPH0454648A (ja) | ソフトウエア開発装置 | |
| EP0381140A2 (en) | Data processing apparatus | |
| JPS6385833A (ja) | マイクロプロセツサの制御回路 | |
| JPH10312310A (ja) | 中央処理装置の自己診断方法および自己診断機能を備えた中央処理装置 | |
| JPH04252339A (ja) | 故障処理装置の切り離し処理方式 | |
| JPH01246639A (ja) | 比較エラー検出制御回路 | |
| JPH01211138A (ja) | 計算機システムの監視回路用リセット回路 | |
| JPH0414374B2 (ja) | ||
| JPS6326732A (ja) | 割込み処理方式 |