JPH0247800B2 - Nijukasetsutenshutsuryokuhoshiki - Google Patents
NijukasetsutenshutsuryokuhoshikiInfo
- Publication number
- JPH0247800B2 JPH0247800B2 JP13335581A JP13335581A JPH0247800B2 JP H0247800 B2 JPH0247800 B2 JP H0247800B2 JP 13335581 A JP13335581 A JP 13335581A JP 13335581 A JP13335581 A JP 13335581A JP H0247800 B2 JPH0247800 B2 JP H0247800B2
- Authority
- JP
- Japan
- Prior art keywords
- word
- relay
- input section
- output
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Safety Devices In Control Systems (AREA)
- Selective Calling Equipment (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Description
【発明の詳細な説明】
本発明は二重化接点出力方式、さらに詳しくは
データテレメータシステム等においてリレーで制
御を行なう場合における二重化接点出力方式に関
するものである。
データテレメータシステム等においてリレーで制
御を行なう場合における二重化接点出力方式に関
するものである。
テレメータシステム等においてリレーで制御を
行なう場合誤動作を減少させるため２個のリレー
を使用して信頼性を上げる方法が採用される。第
１図にその１例を示す。第１図は一般的に考えら
れるリレー接点の二重化の例であつて１ワード
（16ビツト）単位で接点を出力するためにおのお
の独立したワードのドライバでリレーを駆動して
いる。すなわちプロセツサ等の制御部よりの16ビ
ツトの入力情報はゲート部１を経て入力されレジ
スタ２ａおよびドライバ３ａにより形成される第
１のワードおよびレジスタ２ｂおよびドライバ３
ｂにより形成される第２のワードによるドライバ
でリレーA1〜A16およびB1〜B16を駆動し、その
接点a1，b1〜a16，b16を出力している。なおレジ
スタ２ａ，２ｂにはプロセツサ等の制御部より同
じ情報が書込まれている。
行なう場合誤動作を減少させるため２個のリレー
を使用して信頼性を上げる方法が採用される。第
１図にその１例を示す。第１図は一般的に考えら
れるリレー接点の二重化の例であつて１ワード
（16ビツト）単位で接点を出力するためにおのお
の独立したワードのドライバでリレーを駆動して
いる。すなわちプロセツサ等の制御部よりの16ビ
ツトの入力情報はゲート部１を経て入力されレジ
スタ２ａおよびドライバ３ａにより形成される第
１のワードおよびレジスタ２ｂおよびドライバ３
ｂにより形成される第２のワードによるドライバ
でリレーA1〜A16およびB1〜B16を駆動し、その
接点a1，b1〜a16，b16を出力している。なおレジ
スタ２ａ，２ｂにはプロセツサ等の制御部より同
じ情報が書込まれている。
第１図に示すような従来例ではリレーやドライ
バが二重化されているがドライブ部にデータを供
給するもとの制御部は共通のものである。そして
第１図に例においては制御部からゲート部１にい
たる部分は共通になつているので出力部の接点出
力に関しては信頼性はゲート部１やそれ以前の共
通部の部品の信頼度に依存することになる。した
がつてリレーやドライバを二重化しても信頼度の
大きな改善を望むことができない。
バが二重化されているがドライブ部にデータを供
給するもとの制御部は共通のものである。そして
第１図に例においては制御部からゲート部１にい
たる部分は共通になつているので出力部の接点出
力に関しては信頼性はゲート部１やそれ以前の共
通部の部品の信頼度に依存することになる。した
がつてリレーやドライバを二重化しても信頼度の
大きな改善を望むことができない。
本発明の目的は制御部からの信号の経路も二重
化することによりドライバー、リレーの二重化と
ともにさらに高い信頼度の二重化接点方式を提供
することにある。
化することによりドライバー、リレーの二重化と
ともにさらに高い信頼度の二重化接点方式を提供
することにある。
本発明によれば入力部が共通で２ワード以上の
複数の出力部を有し、１ワード（ｎビツト）単位
でリレー接点を開閉して前記入力部の情報を出力
するリレー接点の二重化方式において、前記入力
線へ第１のワードとして前記ｎビツトの情報を書
き込みリレードライバ経由で二重化されたリレー
群の一方のリレー群を動作させ、時間をおいて前
記入力部へ第２のワードとして前記ｎビツトの情
報の上・下位バイトを入れ替えて書込み、その書
込まれた第２のワードの情報を第２のリレードラ
イバに取り出した後該第２のリレードライバと第
２のリレー群間の接続を上・下位バイトを入れ替
えて接続し該第２のワードを前記第１のワードに
対応する情報となし前記第１および第２のワード
で対応する２個のリレーの接点を組合わせて出力
する構成とした二重化接点出力方式が提案され
る。
複数の出力部を有し、１ワード（ｎビツト）単位
でリレー接点を開閉して前記入力部の情報を出力
するリレー接点の二重化方式において、前記入力
線へ第１のワードとして前記ｎビツトの情報を書
き込みリレードライバ経由で二重化されたリレー
群の一方のリレー群を動作させ、時間をおいて前
記入力部へ第２のワードとして前記ｎビツトの情
報の上・下位バイトを入れ替えて書込み、その書
込まれた第２のワードの情報を第２のリレードラ
イバに取り出した後該第２のリレードライバと第
２のリレー群間の接続を上・下位バイトを入れ替
えて接続し該第２のワードを前記第１のワードに
対応する情報となし前記第１および第２のワード
で対応する２個のリレーの接点を組合わせて出力
する構成とした二重化接点出力方式が提案され
る。
以下本発明にかかる二重化接点方式の実施例に
ついて詳細に説明する。
ついて詳細に説明する。
第２図は本発明にかかる二重化接点方式の１実
施例のブロツク図、第３図は本発明を実行するた
めに必要な制御部内の処理を示す。
施例のブロツク図、第３図は本発明を実行するた
めに必要な制御部内の処理を示す。
第２図においてプロセツサ等の制御部よりの16
ビツトの入力情報はゲート部１１を経て入力され
レジスタ１２ａ、およびドライバ１３ａより形成
される第１のワードおよびレジスタ１２ｂおよび
ドライバ１３ｂより形成される第２のワードによ
るドライバでリレーA1〜A16およびB1〜B16を駆
動しその接点a1，b1〜a16〜b16に出力を得ている
のであるが、第２図と第１図の相違点は第２図の
本発明においてはドライバ１３ｂの出力とリレー
の接続を上下８ビツトずつ入れ替えたところにあ
る。したがつて目的の接点出力を得るためにはレ
ジスタの１２ａおよび１２ｂに書込む16ビツトの
データの上下のバイトを入れ替えて行なう。この
状態を第３図に示す。第３図においてａは制御部
よりレジスタ１２ａへの書込みデータ、ｂは制御
部よりレジスタ１２ｂへの書込みデータを示す。
例えば第２図において「OUT1」の接点出力が必
要な場合は次に示すごとき動作となる。
ビツトの入力情報はゲート部１１を経て入力され
レジスタ１２ａ、およびドライバ１３ａより形成
される第１のワードおよびレジスタ１２ｂおよび
ドライバ１３ｂより形成される第２のワードによ
るドライバでリレーA1〜A16およびB1〜B16を駆
動しその接点a1，b1〜a16〜b16に出力を得ている
のであるが、第２図と第１図の相違点は第２図の
本発明においてはドライバ１３ｂの出力とリレー
の接続を上下８ビツトずつ入れ替えたところにあ
る。したがつて目的の接点出力を得るためにはレ
ジスタの１２ａおよび１２ｂに書込む16ビツトの
データの上下のバイトを入れ替えて行なう。この
状態を第３図に示す。第３図においてａは制御部
よりレジスタ１２ａへの書込みデータ、ｂは制御
部よりレジスタ１２ｂへの書込みデータを示す。
例えば第２図において「OUT1」の接点出力が必
要な場合は次に示すごとき動作となる。
(イ) 制御部は「A1」リレーを動作させるため第
３図ａのデータD1をオンにしてレジスタ１２
ａに書込む。このデータD1は第２図のゲート
１１のゲートG1を通過する。
３図ａのデータD1をオンにしてレジスタ１２
ａに書込む。このデータD1は第２図のゲート
１１のゲートG1を通過する。
(ロ) つぎに制御部は「B1」リレーを動作させる
ために前記(イ)項で使つたデータの上部バイトを
第３図ｂのように入れ替えてレジスタ１２ｂへ
書き込む。もとの「D1」に相当する信号は第
２図のゲート１１のゲートG9を通過する。第
３図ｂにおいて上位バイトと下位バイトを入れ
替える処理は制御部内で行なわれる。
ために前記(イ)項で使つたデータの上部バイトを
第３図ｂのように入れ替えてレジスタ１２ｂへ
書き込む。もとの「D1」に相当する信号は第
２図のゲート１１のゲートG9を通過する。第
３図ｂにおいて上位バイトと下位バイトを入れ
替える処理は制御部内で行なわれる。
前記(イ)、(ロ)項の動作を一括して第４図により説
明する。まず第４図ａのブロツク２１で制御部は
メモリよりデータＡを読み出し、ブロツク２２で
この読み出したデータをレジスタ１２ａに制御信
号CONT１によつて書き込む。つぎにブロツク
２３において制御部はデータ「Ａ」を再度メモリ
から読出し、ブロツク２４においてデータ「Ａ」
の上下バイトを反転し、ブロツク２５において反
転データ「Ａ」をレジスタ１２ｂに制御信号
CONT２により書き込みを行なう。第４図ｂは
データバスにおけるデータ「Ａ」およびその反転
データとレジスタ１２ａ，１２ｂに対する制御信
号CONT１，CONT２間の時間的関係を明らか
にしたものである。
明する。まず第４図ａのブロツク２１で制御部は
メモリよりデータＡを読み出し、ブロツク２２で
この読み出したデータをレジスタ１２ａに制御信
号CONT１によつて書き込む。つぎにブロツク
２３において制御部はデータ「Ａ」を再度メモリ
から読出し、ブロツク２４においてデータ「Ａ」
の上下バイトを反転し、ブロツク２５において反
転データ「Ａ」をレジスタ１２ｂに制御信号
CONT２により書き込みを行なう。第４図ｂは
データバスにおけるデータ「Ａ」およびその反転
データとレジスタ１２ａ，１２ｂに対する制御信
号CONT１，CONT２間の時間的関係を明らか
にしたものである。
以上詳細に説明したように本発明によればリレ
ー接点のみでなくゲート部やそれ以前の御御部か
らの信号の経路も二重化されることになり、ドラ
イバーおよびリレーの二重化とともに高い信頼性
が得られる。
ー接点のみでなくゲート部やそれ以前の御御部か
らの信号の経路も二重化されることになり、ドラ
イバーおよびリレーの二重化とともに高い信頼性
が得られる。
第１図は従来から考えられる二重化接点出力方
式の１例、第２図は本発明にかかる二重化接点出
力方式の１実施例のブロツク図、第３図は本発明
にかかる方式を実行するために必要な制御部内の
処理の説明図、第４図は制御部の処理を説明する
タイミングチヤートである。 図において、１１がゲート部、１２ａ，１２ｂ
が第１および第２のレジスタ、１３ａ，１３ｂが
第１および第２のドライバである。
式の１例、第２図は本発明にかかる二重化接点出
力方式の１実施例のブロツク図、第３図は本発明
にかかる方式を実行するために必要な制御部内の
処理の説明図、第４図は制御部の処理を説明する
タイミングチヤートである。 図において、１１がゲート部、１２ａ，１２ｂ
が第１および第２のレジスタ、１３ａ，１３ｂが
第１および第２のドライバである。
Claims (1)
- １ 入力部が共通で２ワード以上の複数の出力部
を有し、１ワード（ｎビツト）単位でリレー接点
を開閉して前記入力部の情報を出力するリレー接
点の二重化方式において、前記入力部へ第１のワ
ードとして前記ｎビツトの情報を書き込みリレー
ドライバ経由で二重化されたリレー群の一方のリ
レー群を動作させ、時間において前記入力部へ第
２のワードとして前記ｎビツトの情報の上・下位
バイトを入れ替えて書込み、その書込まれた第２
のワードの情報を第２のリレードライバに取り出
した後該第２のリレードライバと第２のリレー群
間の接続を上・下位バイトを入れ替えて接続し、
該第２のワードを前記第１のワードに対応する情
報となし前記第１および第２のワードで対応する
２個のリレーの接点を組合わせて出力する構成と
した二重化接点出力方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13335581A JPH0247800B2 (ja) | 1981-08-27 | 1981-08-27 | Nijukasetsutenshutsuryokuhoshiki |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13335581A JPH0247800B2 (ja) | 1981-08-27 | 1981-08-27 | Nijukasetsutenshutsuryokuhoshiki |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5835698A JPS5835698A (ja) | 1983-03-02 |
| JPH0247800B2 true JPH0247800B2 (ja) | 1990-10-22 |
Family
ID=15102774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13335581A Expired - Lifetime JPH0247800B2 (ja) | 1981-08-27 | 1981-08-27 | Nijukasetsutenshutsuryokuhoshiki |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0247800B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009009491A (ja) * | 2007-06-29 | 2009-01-15 | Koyo Electronics Ind Co Ltd | 近接センサおよび近接センサシステム |
-
1981
- 1981-08-27 JP JP13335581A patent/JPH0247800B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009009491A (ja) * | 2007-06-29 | 2009-01-15 | Koyo Electronics Ind Co Ltd | 近接センサおよび近接センサシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5835698A (ja) | 1983-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4819232A (en) | Fault-tolerant multiprocessor arrangement | |
| JPH02154177A (ja) | 複数個の異なった機能ブロックを有する単一のチップにテストを行なうためのモジュールのテスト構造 | |
| US4858038A (en) | System of disk device selector circuits for disk controller | |
| JPH0247800B2 (ja) | Nijukasetsutenshutsuryokuhoshiki | |
| JPS59206972A (ja) | 共有メモリ | |
| EP0382342B1 (en) | Computer system DMA transfer | |
| JPH047730A (ja) | 磁気ディスク制御システム | |
| JPS6162961A (ja) | 入出力機器 | |
| JP2570137B2 (ja) | プログラマブルアレイロジック | |
| JPH0423119A (ja) | アレイディスクおよびそのデータ復元方法 | |
| SU1179351A1 (ru) | Устройство дл сопр жени электронно-вычислительной машины с периферийными устройствами | |
| SU1262511A1 (ru) | Устройство дл сопр жени двух вычислительных машин | |
| SU1640703A1 (ru) | Устройство дл сопр жени ЭВМ с абонентами | |
| SU1314348A1 (ru) | Коммутирующее устройство | |
| JPS5847729B2 (ja) | デ−タ転送方法 | |
| JPH04107666A (ja) | Ｄｍａ転送方式 | |
| JPS63201810A (ja) | 情報処理システムの時刻方式 | |
| JPH0664561B2 (ja) | 同時書込み回路 | |
| JPS6081947A (ja) | ダブルバッファ回路 | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPS583048A (ja) | 共通メモリの制御方式 | |
| JPS5977505A (ja) | プロセス入出力装置 | |
| JPS61115158A (ja) | 入出力インタ−フエイス制御方式 | |
| EP0980076A2 (en) | Memory activation devices and methods | |
| JPH02171949A (ja) | Ｄｍａ転送方式 |