JPH0248911Y2 - - Google Patents
Info
- Publication number
- JPH0248911Y2 JPH0248911Y2 JP1984012424U JP1242484U JPH0248911Y2 JP H0248911 Y2 JPH0248911 Y2 JP H0248911Y2 JP 1984012424 U JP1984012424 U JP 1984012424U JP 1242484 U JP1242484 U JP 1242484U JP H0248911 Y2 JPH0248911 Y2 JP H0248911Y2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- image
- output
- signal
- crt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 31
- 230000004044 response Effects 0.000 claims description 2
- 101000579646 Penaeus vannamei Penaeidin-1 Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Position Input By Displaying (AREA)
Description
【考案の詳細な説明】
イ 産業上の利用分野
本考案は、CRTと、該CRT画面に当接するラ
イトペンを用いる映像表示装置に関し、特に
CRTに対向させたライトペンからの信号出力に
応じて画像メモリに画像データを書き込みその画
像データをCRTに出力表示する映像表示装置に
関する。
イトペンを用いる映像表示装置に関し、特に
CRTに対向させたライトペンからの信号出力に
応じて画像メモリに画像データを書き込みその画
像データをCRTに出力表示する映像表示装置に
関する。
ロ 従来技術
第１図に従来の映像表示装置の構成を示す。ラ
イトペン１は、CRT２の輝線を検出して電気信
号に変換するもので、該ライトペン１からの輝線
検出信号は座標位置決定回路３に入力される。座
標位置決定回路３はライトペン１の輝線検出信号
と、CRT２の編向走査信号との時間的関係から
ライトペン１が対応するCRT２の画面上での位
置座標を決定する。演算処理回路４はCPU、プ
ログラムメモリ、RAM、Ｉ／Ｏポート（いずれ
も図示せず。）等を備えるマイクロコンピユータ
によつて構成され、ライトペンの位置座標を元
に、画像メモリ５への画像データの書き込み、装
置全体の制御を行なう。コントロール・ロジツク
回路６は水平及び垂直同期信号、並びに各回路で
必要とするタイミングパルスを発生させる。
イトペン１は、CRT２の輝線を検出して電気信
号に変換するもので、該ライトペン１からの輝線
検出信号は座標位置決定回路３に入力される。座
標位置決定回路３はライトペン１の輝線検出信号
と、CRT２の編向走査信号との時間的関係から
ライトペン１が対応するCRT２の画面上での位
置座標を決定する。演算処理回路４はCPU、プ
ログラムメモリ、RAM、Ｉ／Ｏポート（いずれ
も図示せず。）等を備えるマイクロコンピユータ
によつて構成され、ライトペンの位置座標を元
に、画像メモリ５への画像データの書き込み、装
置全体の制御を行なう。コントロール・ロジツク
回路６は水平及び垂直同期信号、並びに各回路で
必要とするタイミングパルスを発生させる。
前記画像メモリ５はRAMで構成され、ライト
ペン１の位置座標に対応したアドレス位置に前記
演算処理回路４が画像データを書き込む。カラー
デコーダ７は画像メモリ５から読み出された画像
データから色データを作り出す。Ｄ／Ａ変換器８
はカラーデコーダ７の出力信号をデイジタル値か
らアナログ値に変換して、CRT２に供給する。
ペン１の位置座標に対応したアドレス位置に前記
演算処理回路４が画像データを書き込む。カラー
デコーダ７は画像メモリ５から読み出された画像
データから色データを作り出す。Ｄ／Ａ変換器８
はカラーデコーダ７の出力信号をデイジタル値か
らアナログ値に変換して、CRT２に供給する。
以上の構成により、ライトペン１を用いて自由
にCRT２画面上に図形、文字を描く事ができる。
にCRT２画面上に図形、文字を描く事ができる。
ただ、この構成によれば、図形、文字を描くに
際し、一旦画像を描くとそれがただちに最終的画
像になる。当然、描いた画像の部分消去、全体的
消去動作は可能となつているが、下絵、下図を描
いておいて、その上で最終的な図形、文字を完成
するという通常の画用紙等の上で行なわれる作業
に比べると、必要以上に修正を行うなど、その作
業効率に難点がある。
際し、一旦画像を描くとそれがただちに最終的画
像になる。当然、描いた画像の部分消去、全体的
消去動作は可能となつているが、下絵、下図を描
いておいて、その上で最終的な図形、文字を完成
するという通常の画用紙等の上で行なわれる作業
に比べると、必要以上に修正を行うなど、その作
業効率に難点がある。
ハ 考案の目的
本考案は上述した映像表示装置においても、下
絵、下図を描く事を可能とし、その操作性、作業
効率の向上を図る事を目的としている。
絵、下図を描く事を可能とし、その操作性、作業
効率の向上を図る事を目的としている。
ニ 考案の構成
本考案は前述の従来例における画像メモリの他
に、下書き用として第２の画像メモリを設け、こ
れらの両画像メモリのいずれに画像データを書き
込むかを決定する書き込み制御手段と、両画像メ
モリのうちの一方の画像メモリの内容だけ読み出
して出力表示するかもしくは、両画像メモリ両方
の内容を同時に読み出して出力表示するかを決定
する読み出し制御手段とを備えたものである。
に、下書き用として第２の画像メモリを設け、こ
れらの両画像メモリのいずれに画像データを書き
込むかを決定する書き込み制御手段と、両画像メ
モリのうちの一方の画像メモリの内容だけ読み出
して出力表示するかもしくは、両画像メモリ両方
の内容を同時に読み出して出力表示するかを決定
する読み出し制御手段とを備えたものである。
ホ 実施例
第２図に本考案映像表示装置の主要部のブロツ
ク図を示す。５は第１図に示した画像メモリ（以
後これを第１の画像メモリと称する）であり、演
算処理回路４に連つている。１０はこの第１の画
像メモリ５と並設された第２の画像メモリで、同
様に演算処理回路４に連なつており、この第２の
画像メモリ１０は下書き用として用いられる。
ク図を示す。５は第１図に示した画像メモリ（以
後これを第１の画像メモリと称する）であり、演
算処理回路４に連つている。１０はこの第１の画
像メモリ５と並設された第２の画像メモリで、同
様に演算処理回路４に連なつており、この第２の
画像メモリ１０は下書き用として用いられる。
第１の画像メモリ５の読み出し出力ａはOR回
路１２第１の入力１２−１に接続される。第２の
画像メモリ１０の読み出し出力ｂはAND回路１
３の第１の入力１３−１に接続される。AND回
路１３の出力は前記OR回路１２の第２の入力１
２−２に接続される。
路１２第１の入力１２−１に接続される。第２の
画像メモリ１０の読み出し出力ｂはAND回路１
３の第１の入力１３−１に接続される。AND回
路１３の出力は前記OR回路１２の第２の入力１
２−２に接続される。
SW1１４は下書きモード信号ｃを作り出すス
イツチで、インバータ１５に接続される。スイツ
チ１４が閉成した時が、下書きモードでインバー
タ１５の出力すなわち下書きモード信号ｃが
“１”となる。下書きモード信号ｃは前記AND回
路１３の第２の入力１３−２とAND回路１６の
第１の入力１６−１に入力される。下書きモード
信号ｃが“０”の場合、前記第２の画像メモリ１
０の出力ｂはAND回路１３でゲートされる。し
たがつてOR回路１２には第１の画像メモリ５の
内容だけが入力される。下書きモード信号ｃが
“１”の場合、第２の画像メモリ１０の内容は
AND回路１３でゲートされず通過するので、前
記OR回路１２の出力には第１の画像メモリ５と
第２の画像メモリ１０の両方の内容が現れる。し
たがつてCRT２には第１画像メモリ５と第２の
画像メモリ１０の両方の内容が出力表示される。
イツチで、インバータ１５に接続される。スイツ
チ１４が閉成した時が、下書きモードでインバー
タ１５の出力すなわち下書きモード信号ｃが
“１”となる。下書きモード信号ｃは前記AND回
路１３の第２の入力１３−２とAND回路１６の
第１の入力１６−１に入力される。下書きモード
信号ｃが“０”の場合、前記第２の画像メモリ１
０の出力ｂはAND回路１３でゲートされる。し
たがつてOR回路１２には第１の画像メモリ５の
内容だけが入力される。下書きモード信号ｃが
“１”の場合、第２の画像メモリ１０の内容は
AND回路１３でゲートされず通過するので、前
記OR回路１２の出力には第１の画像メモリ５と
第２の画像メモリ１０の両方の内容が現れる。し
たがつてCRT２には第１画像メモリ５と第２の
画像メモリ１０の両方の内容が出力表示される。
スイツチ１８は下書き要求信号ｄを作り出すス
イツチで、インバータ１９に接続される。該スイ
ツチ１８が閉成し、インバータ１９の出力が
“１”のとき下書き要求中である。この下書き要
求信号ｄは前記AND回路１６の第２の入力１６
−２に入力される。AND回路１６の出力は下書
き信号ｅとして演算処理回路４に入力される。つ
まり下書き要求信号ｄは前記下書きモード信号ｃ
によつてゲートされ下書き信号ｅとなる。演算処
理回路４はこの下書き信号ｅが“１”の時には、
ライトペン１のCRT２画面上の座標位置に対応
して書き込む画像データを前記第２の画像メモリ
１０に書き込み、下書き信号が“０”の時には、
前記画像データを前記第１の画像メモリ５に書き
込むように制御する。
イツチで、インバータ１９に接続される。該スイ
ツチ１８が閉成し、インバータ１９の出力が
“１”のとき下書き要求中である。この下書き要
求信号ｄは前記AND回路１６の第２の入力１６
−２に入力される。AND回路１６の出力は下書
き信号ｅとして演算処理回路４に入力される。つ
まり下書き要求信号ｄは前記下書きモード信号ｃ
によつてゲートされ下書き信号ｅとなる。演算処
理回路４はこの下書き信号ｅが“１”の時には、
ライトペン１のCRT２画面上の座標位置に対応
して書き込む画像データを前記第２の画像メモリ
１０に書き込み、下書き信号が“０”の時には、
前記画像データを前記第１の画像メモリ５に書き
込むように制御する。
第３図は下書きモード信号ｃ、下書き要求信号
ｄ及び下書き信号ｅの関係を示す。
ｄ及び下書き信号ｅの関係を示す。
なお、実施例においては説明の簡単化のためカ
ラーデコーダを省略した、またＤ／Ａ変換器８、、
座標位置決定回路３、コントロールロジツク回路
６は従来例と同様の機能のものである。
ラーデコーダを省略した、またＤ／Ａ変換器８、、
座標位置決定回路３、コントロールロジツク回路
６は従来例と同様の機能のものである。
ヘ 考案の効果
本案による実施例から明らかなように、スイツ
チの操作にてライトペンを用いてCRT２画面上
に下図、下絵を描き、下図、下絵がかけたならば
スイツチ操作にて最終的画面を先に描いた下図、
下絵を元に完成させるこができるので、通常画用
紙等を用いて作画する場合と同様の操作で描画す
る事が出来、実用上の効果が大である。
チの操作にてライトペンを用いてCRT２画面上
に下図、下絵を描き、下図、下絵がかけたならば
スイツチ操作にて最終的画面を先に描いた下図、
下絵を元に完成させるこができるので、通常画用
紙等を用いて作画する場合と同様の操作で描画す
る事が出来、実用上の効果が大である。
第１図は従来の、ライトペンを用いる映像表示
装置のブロツク図、第２図は本考案装置の主要部
の構成を示すブロツク図、第３図は下書きモード
信号、下書き要求信号、下書き信号のタイムチヤ
ート、であつて、 １はライトペン、２はCRT、、３は座標位置検
出回路、４は演算処理回路、５，１０は画像メモ
リ、１４，１８はスイツチ、を夫々示している。
装置のブロツク図、第２図は本考案装置の主要部
の構成を示すブロツク図、第３図は下書きモード
信号、下書き要求信号、下書き信号のタイムチヤ
ート、であつて、 １はライトペン、２はCRT、、３は座標位置検
出回路、４は演算処理回路、５，１０は画像メモ
リ、１４，１８はスイツチ、を夫々示している。
Claims (1)
- 【実用新案登録請求の範囲】 CRTに対向させたライトペンからの信号出力
に応じて画像メモリに画像データを書き込みその
画像データをCRTに出力表示する映像表示装置
に於て、 上記ライトペンの出力信号に応じた位置に画像
データが書き込まれ、該画像データを出力表示す
る第１，第２の画像メモリと、前記画像データを
前記第１，第２の画像メモリのいずれに書き込む
かを決定する書き込み制御手段と、前記第１、第
２の画像メモリに書き込まれた画像データを出力
表示するに際し、第１の画像メモリの画像データ
のみ出力表示するか、または、第１、第２の画像
メモリの画像データ両方を同時に出力するかを決
定する読み出し制御手段とを備えた事を特徴とす
る映像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984012424U JPS60126843U (ja) | 1984-01-30 | 1984-01-30 | 映像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984012424U JPS60126843U (ja) | 1984-01-30 | 1984-01-30 | 映像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60126843U JPS60126843U (ja) | 1985-08-26 |
| JPH0248911Y2 true JPH0248911Y2 (ja) | 1990-12-21 |
Family
ID=30495472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984012424U Granted JPS60126843U (ja) | 1984-01-30 | 1984-01-30 | 映像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60126843U (ja) |
-
1984
- 1984-01-30 JP JP1984012424U patent/JPS60126843U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60126843U (ja) | 1985-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09114591A (ja) | 液晶表示装置及びその表示方法 | |
| JPH0248911Y2 (ja) | ||
| JPH0713788B2 (ja) | 画像表示装置 | |
| JPH07181939A (ja) | 表示装置 | |
| JP3472448B2 (ja) | 情報処理装置および方法 | |
| JPH0313793Y2 (ja) | ||
| JPH0319000Y2 (ja) | ||
| JPS6340933A (ja) | 画像表示装置 | |
| JPS6222136A (ja) | 電子式黒板 | |
| JPH0241672Y2 (ja) | ||
| JPH0330074A (ja) | 表示画面合成装置 | |
| JPH0682267B2 (ja) | 表示装置 | |
| KR940003831B1 (ko) | 칼라 비디오 프린터의 영상합성장치 및 그 제어방법 | |
| JPH10240199A (ja) | 画像表示制御装置 | |
| JPS60114970A (ja) | 図形処理装置 | |
| JPS6366676A (ja) | 表示装置における作画方式 | |
| JPS62112762U (ja) | ||
| JPH0358120B2 (ja) | ||
| JPH02191023A (ja) | 画像表示装置 | |
| JPH0540459A (ja) | 表示制御装置 | |
| JPS5940692A (ja) | スクロ−ル制御方式 | |
| JPH0412053U (ja) | ||
| JPS62245431A (ja) | 画像表示反転方式 | |
| JPS63142390A (ja) | 表示装置 | |
| JPH02281292A (ja) | マルチウインドウ表示制御方式 |