JPH02504205A - ヘテロ接合バイポーラｎｐｎトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ヘテロ接合バイポーラトランジスタ 本発明は、ヘテロ接合バイポーラトランジスタに関する。

マイクロ回路のバイポーラトランジスタの、特に高速および超高速論理装置用の ＶＬＳ１回路の動作速度を改善することは、継続して非常に多くの興味がある。

既存の技術の実質的な制限に容赦なくつきまとわれているような速度を改善する 方法は、装置の特徴の寸法の減少である。これに関連して、整列の許容誤差を与 えることが必要ではない新しい自己整列方法の開発が続けられている。　　。

より高速の動作速度を達成するための別の方法は、電子移動度および飽和速度は シリコン内よりもＧａＡｓおよびその他の■−ｖ族化合物半導体の方が高いので 、シリコンに代わってガリウム砒素（ＧａＡｓ）またはその他の上述された■− Ｖ族化合物半導体を使用することである。

残念ながら、初見ではシリコンで作られた通常のバイポーラトランジスタのＧａ Ａｓ変形を生成することによって、相当な速度の増加が達成可能であると思われ るが、そのような方法は、事実上特性においてどのような著しい改善も生じるこ とはない。そのような装置における問題は、ベースの幅を小さく保ちおよびベー スドーピングの低レベルのみ使用する必要があることであり、その結果ベース抵 抗が高くなる傾向がある。許容できるようにベース抵抗を低く保つために、高い ホール移動度が必要とされる。残念ながら、ＧａＡｓ内の電子移動度は高いが（ 短いエミッターコレクタ伝達時間を与えるために有用である）、ホール移動度は シリコンのそれの半分より小さく、過度のベース抵抗を生じる。

貧弱なホール移動度の限界を回避してＧａＡｓで高速バイポーラ装置を製造する ための方法は、アルミニウムガリウム砒素（ＡＩＧａＡＳ）およびガリウム砒素 （ＧａＡｓ）を使用するヘテロ接合バイポーラ：・ランジスタ（ＨＢＴ）のよう な装置を製造することである。

ＨＢＴにおいて、エミッタはベースよりも大きいエネルギギャップを有する材料 から形成され、それによりベースからエミッタへのホールの注入は阻止され、大 量のペースドーピングの使用が可能となり、故に過度のベース抵抗なしに非常に 薄い（１０００人）ベース幅とすることが可能である。

残念ながらＨＢＴは理論的にはまったく異例な性能（詳細はＨｅｒｂｅｒｔ　Ｋ ｒｏｅｍｅｒ著ＰＲＯＣ，ＩＥＥＥ、Ｖｏｌ、７０．Ｎｏ、！　１９８２年１月 のレビユーを参照）を提供するが、それらは製造が非常に困難である。

）ＩＢＴでなされる仕事の大部分は、部分的にはＧａＡｓの優れた電気特性の故 であるが、高品質のＡ　ｌＧａＡｓ−ＧａＡｓヘテロ接合を生成することが可能 であるので、ＡｌＧａＡｓおよびＧａＡｓの使用を必要とする。残念ながらＧａ Ａｓ　ＨＢＴの製造は、ＧａＡｓ処理の固有の困難のため、非常に複雑である。

特に、エツチングおよび無差別堆積に制限される自然酸化方法が使用できないた めＧａＡｓ装置が本質的にブレーナ型ではない。したがって、ＧａＡｓによって 提供される速度の利点に関連されるかなりの費用があることは理解できる。これ らの費用の減少させ、一方改良された速度の利益を得るために、ＨＢＴへの働き 掛けが近年考えられている。

シリコン処理の比較的容易性とシリコン処理の性質は、現在実用されるシリコン 技術に適合するＨＢＴの開発用の強い刺激を与える。２．３のシリコンをベース とした広いギャップのエミッタのトランジスタが報告されている。例えば、燐化 ガリウムシリコンが試みられたが結果は失望するものであり、シリコンベース（ ベースの単結晶シリコンよりも広いバンドギャップを有する多結晶／アモルファ スシリコン）上の多量にドープされた“半導体多結晶”シリコンエミッタによれ ばその結果は良好であるが、しかし未だにＡｌＧａＡｓ／ＧａＡｓによって得ら れたものに及ばない。

したがって、ＨＢＴの研究はＧａＡｓの使用に向けられている。

本発明の目的は、既知のシリコン処理技術に十分に適合するＨＢＴの製造方法を 提供することである。

本発明は、シリコンおよびゲルマニウムベース層上に成長されたシリコンのエピ タキシャル層を含むエミッタを具備するヘテロ接合バイポーラトランジスタを提 供し、それによってトランジスタの付勢領域はシリコン／シリコンおよびゲルマ ニウムの歪んだ格子を有する半導体を含み、格子の歪みは予め定められた硼電子 帯のオフセットをエミッタ／ベース接合で与えるためにあり、一方同じ度合いの 成長を継続する。

有効的には格子の歪みは、ベースにおいて実質的な電子の移動度を増す程度であ る。格子の歪みは、低移動度および高移動度の伝導帯間のエネルギ分離がコレク タに向かって増加されるように、ベースの深さにわたって構成される。

好ましい実施例において、ベースはシリコンおよびゲルマニウムの合金を含み、 その合金は、シリコンの（１００）平面上に成長される。シリコンおよびゲルマ ニウムベース層のゲルマニウム含存量は１２％乃至２０％程度であり、好ましく は少なくとも１５％である。

シリコンゲルマニウム合金ベースを使用すると、ヘテロ層の成長は別として、通 常のシリコン処理段階を使用して構成される装置を製造することが可能である。

ヘテロ層は、分子線エピタキシ０１８Ｂ　）を使用して成長される。

本発明の実施例は、添付図面を参照することで説明されるであろう。

第１図は、シリコン伝導帯の６重縮退を示す。

第２ａ図は、歪んだ（１００）　５ｆ−Ｇｅ層の伝導帯の４重縮退を示す。

第２ｂ図は、歪んだシリコンの伝導帯の２重縮退を示す。

第３図は、（１００）　Ｓｉ：５ｉ−Ｇｅにおけるバンドの不連続を示す。

第４図は、通常のシリコンバイポーラトランジスタのバンド構造を示す。

第５図は、同様の通常のシリコントランジスタのドーピングレベルを示す。

第６図は、Ｓｉ：５ｉ−Ｇｅを使用するＨＢＴのバンド構造を示す。

第７図は、ベースにおける１５％ゲルマニウム含有するＨＢＴのドーピングレベ ルを示す。

第８図は、単一のンサエッチングＨＢＴを示す。

シリコンおよびゲルマニウムが異なった格子定数を有するので、合金層にお２す るシリコンおよびゲルマニウムの相対比率を調節することによって、格子歪みを 作ることが可能である。この方法において、バンド構造およびバンドオフセット を巧みに処理し、電荷キャリアの移動を変形することが可能である。しかしなが ら層の厚さは、欠陥が過度の厚さから生じるので制限され、決定的な厚さはゲル マニウムの比率に依存している。

歪みのない５ｉＧｅにおいて、伝導帯はゲルマニウムのモル率が約８５％を越え るまでＳｉとの類似性を保持する。それは、＜１００）方向（第１図参照）のそ れぞれにある伝導帯の最小をもつ６重縮退を存する。したがって所定の方向で移 動する電子のために、有効な質量は大体等しく占めるように全ての６個の最小以 上に均分される。（１００＞方向において、これは２個の重い縦の質ｊｉ（０， ９８ｍｏ　）および４個の軽い横の質量（０，ｌｈ。）にわたって平均すること を必要とし、ＷＯを静止した電子の質量として、０．４５１１１ｏを与える。し かし１１００１　Ｓｉ平面上で成長された５ＩＧｅに対しては、ユニットセルは 平面で互いに原子を近付けようとすることによって、立方系から斜方晶系へ歪め られる。これは、６重伝導帯縮退を破壊し、エネルギにおいて（Ｇｅ含有量が２ ０％の時約１５０乃至１７０ａｅＶによって＞２ａの最小を上げそして４個を下 げる（Ｎ２図参照）。

したがって、最も低い伝導帯は平面にある４個のローブのみからなり、そしてこ の層を横断する電子は軽い横の電子質量を主として経験する。したがってを効質 量は、シリコンのと同様である横断質量のそれに低下される。したがって歪んだ 層において、電子の有効質量は減少され、その移動度は同様の組成の歪んでいな い合金よりも増加する。しかしながら移動度は有効質量に関して直接の尺度では ない。

ヘテロ構造がｔｉｌｌ）平面上で成長される場合は、歪みは立方系から６角系に なる。生じた結晶の６重対称は残こり、伝導帯の縮退は分離されず、電子の有効 質量は著しく変えられることはない。

ヘテロ構造に関連される移動度変化に加えて、異なる構成の層は異なるバンドギ ャップおよびオフセットを有する。

５ＩＧｅ層が＋１００１ｓｉ基体上に成長される場合に、伝導帯に小さな不連続 があるが、価電子帯には大きな不連続がある。５ＩＧｅ基体（Ｓｉ上に成長され た単なる厚い５ＩＧｅ緩和層であり得る）上の成長の結果、第３図に示すように 両方のバンドで不連続がある。この不連続は、歪みと構成の両者によって変わる 。

（Ｉｌｌ＞方向において、価電子帯のオフセットは（１００＞方向のそれと同様 であるが、しかしＳＩの伝導帯は全基体に対して５ｉｄｅのそれより低い。

第４図は、典型的なバイアス状態下で通常のｎｐｎシリコントランジスタのバン ド構造図を示す。エミッタが非常に重いドープをされなければならないので、狭 いバンドギャップとなり、ベース−エミッタ接合で電子よりもホールに対するバ リアが小さい。良好な設計のトランジスタの電流利得は、この接合を横切る電子 とホールの比率によってより大きく与えられるので、ベースはエミッタよりもず っと低いドーピングでなければならない。これはまた絶縁破壊を阻止する。高周 波数動作のために、電子がこれを横切って（ｋＴ／ｑの低い有効な加速電圧によ って、但しｋはボルツマン定数、Ｔは熱力学の温度、ｑは電荷。）ドリフトする ので、ベースは狭くなければならない。したがってコレクタは、空乏層がベース 内よりもむしろコレクタ内にあるように、低いドーピングを有しなければならな い。そうでなければベースは、非常に低いコレクタ電圧でバンチスルー現象を起 こす。これは大きい空乏領域を与え、およびたとえ電子がそれを飽和されたドリ フト速度で移動するとしても伝達時間に大きく貢献する。妥協は常にバンチスル ー電圧とコレクタの伝達時間とコレクタの容量間で形成され、それによってコレ クタドーピングはトランジスタへ深さを増加される。典型的なドーピング管理は Ｎ５図に示されている。

ベースとコレクタを移動する電子のための必要な時間に加えて、エミッタ抵抗と ベース−エミッタおよびベース−コレクタの容量の合計の積によって与えられる 伝達時間の成分がある。エミッタ抵抗はダイオードの傾斜抵抗であるので、その 値はエミッタ電流が増加するにしたがって低下する。したがってトランジスタは 、最良の速度を得るための電流密度の可能な限り高い値で動作される。しかしな がらエミッタからベースに注入される電子の密度が非常に大きくなるとき、ベー ス−コレクタ接合はコレクタ内に押され（Ｋｉｒｋ効果）、そして電子がベース をまたがってドリフトするのに必要とされる時間は急に増加する。したがってベ ースドーピングに関係付けられる自然の最大の動作電流がある。

これらの個々の時定数の効果はフィギユア・オブ・メリットに合計される。つま り伝達時間の合計に反比例する伝達周波数ｆ、となる。明らかにこのパラメータ が大きくなるほど、より速い回路が動作可能である。しかしながら実際のトラン ジスタが構成されるとき、回路はまたベース抵抗およびコレクターベース容量の 時定数によって遅くされる。この効果を考慮して第２のフィギユア・オブ・メリ ット九、、は提供される。ベースが低くドープされるので、ベース抵抗は高く、 非常に微小な寸法（特に層一層許容誤差）を使用することによってのみ、ｆ７， ８が適当な大きさにされることができる。

自己整列バイポーラトランジスタは開発中であり、これらはｆｌがもう一度限定 因数となるように、ｒｌ、３の非常に大きい値を約定する。１０乃至１５ＧＨｚ 以上のｆ、の値は、通常の装置によって達成することが非常に困難である。

エミッタ内にホールを注入するのを阻止するエネルギバリアがあるために、広い ギャップのエミッタＨＢＴは、多量にドープされたベースに対してさえも高い利 得を許容する。したがってベース抵抗は非常に低くなることができる。さらに重 要なことは、ベースは（Ｋ５　ｒｋ効果の結果として）高い注入レベルまで広く することはできず、トランジスタは著しく高い注入電流密度で動作され得る、し たがってエミッタ充電時間を減少する。またコレクタドーピングは、ベース内へ 空乏領域を押すことなしに、増大されることが可能であり、コレクタ伝達時間は また減少される。ベース幅は動作電圧に敏感でないので、それはその伝達時間を 減少するために多少小さくされることができる。最後に、歪んだ５ｉＧｅ（１０ ０）層がベース用に使用される場合、予定された移動度はさらにベースの伝達時 間を減少する。

したがってシリコン−ゲルマニウムＨＢＴは％　　ｆｔをシリコンバイポーラト ランジスタにより得られる値より上に実質的に増大する方法を提供する。２０Ｇ Ｈｚの値は、０．１５乃至０．２７ｍのベース幅用にさらにより狭い寸法でさえ 改良が可能であるように、実行できなければならない。

前記の理論は、（１００ＪＳｌ上に釣合って成長される５ｉＧｅベースを具備す るＳ１エミツタの使用を提案する。第６図は、適当な層の配置のバンド構造を示 す。

非常に簡単な構造の８ｌ−Ｇｅ　ＨＢＴの実施例は、第８図に示されている。適 切なドーピング断面図は第７図に示されている。

この簡単な構造は、分子線エピタキシ（ＭＢＥ）およびメサエッチングを使用す ることによって容易に形成される。

０．１５乃至０．２　ａｍのベース幅で、５ｉＧｅ層におけるゲルマニウム含有 量は、約１５０ｉｅＶの価電子帯でバンドギャップの不連続を与える２０％まで なることができ、一方８１基体上の５ｉＧｅ層の成長を維持する。

宵月な結果はより低いゲルマニウム含有量によっても得られるけれども、５ｉＧ ｅ層のゲルマニウム含有量は少なくとも１５％であることが好ましい。ベースお よびエミッタのＧｕｍｍｅｌ数を等しいと仮定すると、２０％のゲルマニウム含 有量は３００までの利得を与える、これはベースのＧｕｍｍｅｌ数がエミッタの Ｃｕａｎｅｌ数を越える。１Ｅ１９の高いベースドーピングによって、および約 ＩＥ１８のエミッタドーピングによって、１００までの利得は得られる。これは 、所望される３乃至５ｖのエミッターベース破壊電圧を与えるための理想値であ る。エミッタに接続されるために、このドーピングレベルは不適当であるが、し かし表面すなわちベースから少なくとも０．１５乃至０．２　＃ｍの距離で安全 に増加されることができる。コレクタは、十分に短い伝達時間および十分な破壊 電圧を与えるために、ＩＥ１６から２Ｅ１６でドープされることができるが、し かし約０．２乃至０．５７ｍの距離でＩＥ１９のバリア層に立ち上げなげればな らない。このドーピング断面図によってコレクタは、エミッタ接合でのバンドギ ャップ差異が伝導帯より大きい価電子帯で現れることを確実にするために、シリ コンでなければならない。コレクタ接合におけるバンドの不連続は、与えられた バイアスによって沈められるので、効果は小さい。

第８図に示されるような簡単な構造のために、コレクタ接続はウェハの背面に形 成されることが可能であり、エミッタ面積はメサエッチング技術によって限定さ れ得る。ベース層に直角のメサエッチングは、ベース／コレクタ接続領域を減少 するために宵月であり得るが、このエツチングは正確に制御される必要はない。

第８図はこの方法で形成された構造を示し、第７図は所望されたドーピング断面 図を示す。

集積化された装置のために、誘電体および金属層を堆積させることはもちろん必 要である。これはシリコン処理において使用される技術を使用して行われること ができる。高性能の装置のために、選択エピタキシはベース面積を減少する方法 を提供し、初めの処理の後でヘテロエピタキシの導入を可能にする。これは歪ん だ材料の温度サイクルによる問題を回避する。

Ｓｉ上Ｑ’ｈ　　　　　　　　　　　　　　　Ｓｉ＆ａ　ｈ　ＡＪＦＩＧ、３ａ 　　　　　　　　　　　　　　　　　　　ＦＩＧ、３ｂエミッタ ＦＩＧ、４　　　　　　　　　　　””・４０・７う１ＦＩＧ、５ ＦＩＧ、６　　　　　　　　　　　　　　　ＦＩＧ、７ＦＩＧ、８ 補正書の翻訳文提出書（特許法Ｎ１８４条の　８　　）平成元年１０月１３日 特許庁長官　吉　１）文　毅　殿 １、国際出願番号 ＰＣＴ／ＧＢ８８１００２８９ ２、発明の名称 ヘテロ接合バイポーラトランジスタ ３、ｒ！許ａＩＪ人 住所　イギリス国　イー・シーコニ−，７エイ・ジエイ１０ンドン、ニューゲイ ト・、ストリート８１名称　ブリテラシュ・テレコミュニケイションズ・ノくブ リック・リミテッド・カンパニー 代表者　　ビスコニ、エフ・ジエイ 国籍　イギリス国 ４、代理人 東京都千代田区葭が関３丁目７番２号 ５、補正書の提８年月日 明　　　　細　　　　書 ヘテロ接合バイポーラトランジスタ 本発明は、ヘテロ接合バイポーラトランジスタに関する。

マイクロ回路のバイポーラトランジスタの、特に高速および超高速論理装置用の ＶＬＳ　１回路の動作速度を改善することは、継続して非常に多くの興味がある 。

既存の技術の実質的な制限に容赦なくつきまとわれているような速度を改善する 方法は、装置の特徴の寸法の減少である。これに関連して、整列の許容誤差を与 えることが必要ではない新しい自己整列方法の開発が続けられている。

より高速の動作速度を達成するための別の方法は、電子移動度および飽和速度は シリコン内よりもＧａＡｓおよびその他のｍ−ｖ族化合物半導体の方が高いので 、シリコンに代わってガリウム砒素（ＧａＡｓ）またはその他の上述されたｍ− ｖ族化合物半導体を使用することである。

残念ながら、初見ではシリコンで作られた通常のバイポーラトランジスタのＧａ Ａｓ変形を生成することによって、相当な速度の増加が達成可能であると思われ るが、そのような方法は、事実上特性においてどのような著しい改善も生じるこ とはない。そのような装置における問題は、ベースの幅を小さく保ちおよびベー スドーピングの低レベルのみ使用する必要があることであり、その結果ベース抵 抗が高くなる傾向がある。許容できるようにベース抵抗を低く保つために、高い ホール移動度が必要とされる。残念ながら、ＧａＡｓ内の電子移動度は高いが（ 短いエミッターコレクタ伝達時間を与えるためにを用である）、ホール移動度は シリコンのそれの半分より小さく、過度のベース抵抗を生じる。

貧弱なホール移動度の限界を回避してＧａＡｓで高速バイポーラ装置を製造する ための方法は、アルミニウムガリウム砒素（ＡＩＧａＡＳ）およびガリウム砒素 （ＧａＡｓ）を使用するヘテロ接合バイポーラトランジスタ（ＨＢＴ）のような 装置を製造することである。

）ＩＢＴにおいて、エミッタはベースよりも大きいエネルギギャップを有する材 料から形成され、それによりベースからエミッタへのホールの注入は阻止され、 大量のベースドーピングの使用が可能となり、故に過度のベース抵抗なしに非常 に薄い（１０００人）ベース幅とすることが可能である。

残念ながらＨＢＴは理論的にはまったく異例な性能（詳細はＨｅｒｂｅｒｔ　Ｋ ｒｏｅｍｅｒ著ＰＲＯＣ，］ＥＥＥ、Ｖｏ１．７０．Ｎｏ、１１９８２年１月の レビユーを参照）を提供するが、それらは製造が非常に困難である。

ＨＢＴでなされる仕事の大部分は、部分的にはＧａＡ、ｓの優れた電気特性の故 であるが、高品質のＡｌＧａＡｓ−ＧａＡｓヘテロ接合を生成することが可能で あるので、ＡｌＧａＡｓおよびＧａＡｓの使用を必要とする。残念ながらＧａＡ ｓ　ＨＢＴの製造は、ＧａＡｓ処理の固有の困難のため、非常に複雑である。特 に、エツチングおよび無差別堆積に制限される自然酸化方法が使用できないため Ｇ２＋ａＳ装置が本質的にブレーナ型ではない。したがって、ＧａＡｓによって 提供される速度の利点に関連されるかなりの費用があることは理解できる。これ らの費用の減少させ、一方改良された速度の利益を得るために、）ＩＢＴへの働 き掛けが近年考えられている。

シリコン処理の比較的容易性とシリコン処理の性質は、現在実用されるシリコン 技術に適合するＨＢＴの開発用の強い刺激を与える。２．３のシリコンをベース とした広いギャップのエミッタのトランジスタが報告されている。例えば、燐化 ガリウムシリコンが試みられたが結果は失望するものであり、シリコン伝導帯（ ベースの単結晶シリコンよりも広いバンドギャップを存する多結晶／アモルファ スシリコン）上の多量にドープされた“半導体多結晶′シリコンエミッタによれ ばその結果は良好であるが、しかし未だにＡｌＧａＡｓ／ＧａＡｓによって得ら れたものに及ばない。

したがって、ＨＢＴの研究はＧａＡｓの使用に向けられている。

本発明の目的は、既知のシリコン処理技術に十分に適合するＨＢＴの製造方法を 提供することである。

本発明は、シリコンおよびゲルマニウムベース層上に成長されたシリコンのエピ タキシャル層を含むエミッタを具備し、トランジスタの活性領域はシリコンと、 シリコンおよびゲルマニウムの歪んだ格子を有する半導体を含み、格子の歪みは 予め定められた価電子帯のオフセットをエミッタ・ベース接合に生成し、一方釣 合った成長を継続するようなものであり、ベースはシリコンおよびゲルマニウム の合金を含み、その合金はシリコンの（１００）平面で成長されるヘテロ接合バ イポーラトランジスタを提供するものである。

有効的には格子の歪みは、ベースにおいて実質的な電子の移動度を増す程度であ る。格子の歪みは、低移動度および高移動度の伝導帯間のエネルギ分離がコレク タに向かって増加されるように、ベースの深さにわた−で構成される。

好ましい実施例において、シリコンおよびゲルマニウムベース層のゲルマニウム 含有量は１２％乃至２０％程度であり、好ましくは少なくとも１５％である。

シリコンゲルマニウム合金ベースを使用すると、ヘテロ層の成長は別として、通 常のシリコン処理段階を使用して構成される装置を製造することが可能である。

ヘテロ層は、分子線エピタキシ（ＭＢＥ　）を使用して成長される。

本発明の実施例は、添付図面を参照することで説明されるであろう。

第１図は、シリコン伝導帯の６重縮退を示す。

第２ａ図は、歪んだ（１００）　Ｓｉ−Ｇｅ層の伝導帯の４重縮退を示す。

第２ｂ図は、歪んだシリコンの伝導帯の２重縮退を示す。

第３図は、　（１００）　Ｓｉ：５ｌ−Ｇｅにおけるバンドの不連続を示す。

第４図は、通常のシリコンバイポーラトランジスタのバンド構造を示す。

第５図は、同様の通常のシリコントランジスタのドーピングレベルを示す。

第６図は、Ｓｉ：５ｌ−Ｇｅを使用する）ＩＢＴのバンド構造を示す。

第７図は、ベースにおける１５％ゲルマニウム含有するＨＢＴのドーピングレベ ルを示す。

第８図は、単一のメサエッチング）ＩＢＴを示す。

シリコンおよびゲルマニウムが異なった格子定数を有するので、合金層における シリコンおよびゲルマニウムの相対比率を調節することによって、格子歪みを作 ることが可能である。この方法において、バンド構造およびバンドオフセットを 巧みに処理し、電荷キャリアの移動を変形することが可能である。しかしながら 層の厚さは、欠陥が過度の厚さから生じるので制限され、決定的な厚さはゲルマ ニウムの比率に依存している。

歪みのない５ｉＧｅにおいて、伝導帯はゲルマニウムのモル率が約８５％を越え るまでＳｉとの類似性を保持する。それは、（１００）方向（第１図参照）のそ れぞれにある伝導帯の最小をもつ６重縮退を有する。したがって所定の方向で移 動する電子のために、有効な質量は大体等しく占めるように全ての６個の最小以 上に均分される。（ｉｏｎ＞方向において、これは２個の重い縦の質量（０，９ ８ａ＋ｏ　）および４個の軽い横の質量（０，１９ａｏ　）にわたって平均する ことを必要とし、■。を静止した電子の質量として、０．４５　ｒｂ。を与える 。しかしく１００１Ｓｉ平面上で成長された５ｉＧｅに対しては、ユニットセル は平面で互いに原子を近付けようとすることによって、立方系から斜方晶系へ歪 められる。これは、６重伝導帯縮退を破壊し、エネルギにおいて（Ｇｅ含有量が ２０％の時約１５０乃至１７０＋ｃｅＶによって）２個の最小を上げそして４個 を下げる（第２図参照）。

したがって、最も低い伝導帯は平面にある４個のローブのみからなり、そしてこ の層を横断する電子は軽い横の電子質量を主として経験する。したがって有効質 量は、シリコンのと同様である横断質量のそれに低下される。したがって歪んだ 層において、電子の有効質量は減少され、その移動度は同様の組成の歪んでいな い合金よりも増加する。しかしながら移動度は有効質量に関して直接の尺度では ない。

ヘテロ構造が１１１１１平面上で成長される場合は、歪みは立方系から６角系に なる。生じた結晶の６重対称は残こり、伝導帯の縮退は分離されず、電子の有効 質量は著しく変えられることはない。

ヘテロ構造に関連される移動度変化に加えて、異なる構成の層は異なるバンドギ ャップおよびオフセットを冑する。

５ｉＧｅ層が１１００１　Ｓｔ基体上に成長される場合に、伝導帯に小さな不連 続があるが、価電子帯には大きな不連続がある。５ｉＧｅ基体（Ｓｉ上に成長さ れた単なる厚い５ｊＧｅ緩和層であり得る）上の成長の結果、第３図に示すよう に両方のバンドで不連続がある。この不連続は、歪みと構成の両者によって変わ る。

（１１１＞方向において、価電子帯のオフセットは（１００＞方向のそれと同様 であるが、しかしＳｌの伝導帯は全基体に対して５ｉＧｅのそれより低い。

第４図は、典型的なバイアス状態下で通常のｎｐｎシリコントランジスタのバン ド構造図を示す。エミッタが非常に重いドープをされなければならないので、狭 いバンドギャップとなり、べ、−スーエミッタ接合で電子よりもホールに対する バリアが小さい。良好な設計のトランジスタの電流利得は、この接合を横切る電 子とホールの比率によってより大きく与えられるので、ベースはエミッタよりも ずっと低いドーピングでなければならない。これはまた絶縁破壊を阻止する。高 周波数動作のために、電子がこれを横切って（ｋＴ／ｑの低い有効な加速電圧に よって、但しｋはボルツマン定数、Ｔは熱力学の温度、ｑは電荷。）ドリフトす るので、ベースは狭くなければならない。したがってコレクタは、空乏層がベー ス内よりもむしろコレクタ内にあるように、低いドーピングを有しなければなら ない。そうでなければベースは、非常に低いコレクタ電圧でバンチスルー現象を 起こす。これは大きい空乏領域を与え、およびたとえ電子がそれを飽和されたド リフト速度で移動するとしても伝達時間に大きく貢献する。妥協は常にバンチス ルー電圧とコレクタの伝達時間とコレクタの容量間で形成され、それによってコ レクタドーピングはトランジスタへ深さを増加される。典型的なドーピング管理 は第５図に示されている。

ベースとコレクタを移動する電子のための必要な時間に加えて、エミッタ抵抗と ベース−エミッタおよびベース−コレクタの容量の合計の積によって与えられる 伝達時間の成分がある。エミッタ抵抗はダイオードの傾斜抵抗であるので、その 値はエミッタ電流が増加するにしたがって低下する。したがってトランジスタは 、最良の速度を得るための電流密度の可能な限り高い値で動作される。しかしな がらエミッタからベースに注入される電子の密度が非常に大きくなるとき、ベー ス−コレクタ接合はコレクタ内に押され（Ｋｉｒｋ効果）、そして電子がベース をまたがってドリフトするのに必要とされる時間は急に増加する。したがってベ ースドーピングに関係付けられる自然の最大の動作電流がある。

これらの個々の時定数の効果はソイ１．ギニア・オブ・メリットに合計される。

つまり伝達時間の合計に反比例する伝達周波数ｆ、となる。明らかにこのパラメ ータが大きくなるほど、より速い回路が動作可能である。しかしながら実際のト ランジスタが構成されるとき、回路はまたベース抵抗およびコレクターベース容 量の時定数によって遅くされる。この効果を考慮して第２のフィギユア・オブ・ メリットｆ□８は提供される。ベースが低くドープされるので、ベース抵抗は高 く、非常に微小な寸法（特に層一層許容誤差）を使用することによってのみ、九 ０．が適当な大きさにされることができる。　　“自己整列バイポーラトランジ スタは開発中であり、これらはｆ、かもう一度限定因数となるように、九、８の 非常に大きい値を約定する。１０乃至１５ＧＨ２以上のｆ、の値は、通常の装置 によって達成することが非常に困難である。

エミッタ内にホールを注入するのを阻止するエネルギバリアがあるために、広い ギャップのエミッタＨＢＴは、多量にドープされたベースに対してさえも高い利 得を許容する。したがってベース抵抗は非常に低くなることができる。さらに重 要なことは、ベースは（Ｋｉｒｋ効果の結果として）高い注入レベルまで広くす ることはできず、トランジスタは著しく高い注入電流密度で動作され得る、した がってエミッタ充電時間を減少する。またコレクタドーピングは、ベース内へ空 乏領域を押すことなしに、増大されることが可能であり、コレクタ伝達時間はま た減少される。ベース幅は動作電圧に敏感でないので、それはその伝達時間を減 少するために多少小さくされることができる。最後に、歪んだ５ｆＧｅ［１００ ）層がベース用に使用される場合、予定された移動度はさらにベースの伝達時間 を減少する。

したがってシリコン−ゲルマニウムＨＢＴは％　　ｆ’ｌをシリコンバイポーラ トランジスタにより得られる値より上に実質的に増大する方法を提供する。２０ ＧＨｚの値は、０．１５乃至０．２　Ｊｌｌｌのベース幅用にさらにより狭い寸 法でさえ改良が可能であるように、実行できなければならない。

前記の理論は、１１００）Ｓｉ上に釣合って成長される５ＩＧｅベースを具備す るＳ１エミツタの使用を提案する。第６図は、適当な層の配置のバンド構造を示 す。

非常に簡単な構造の５ｉ−Ｇｅ　ＨＢＴの実施例は、第８図に示されている。適 切なドーピング断面図は第７図に示されている。

この簡単な構造は、分子線エピタキシ０１ＢＥ）およびメサエッチングを使用す ることによって容易に形成される。

０．１５乃至０．２　＃ｍのベース幅で、５ｉＧｅ層におけるゲルマニウム含有 量は、約１５０ｍｅＶの価電子帯でバンドギャップの不連続を与える２０％まで なることができ、一方８１基体上の５ｉＧｅ層の成長を維持する。

有用な結果はより低いゲルマニウム含有量によっても得られるけれども、５ｉＧ ｅ層のゲルマニウム含有量は少なくとも１５％であることが好ましい。ベースお よびエミッタのＧｕｍｉｅｌ数を等しいと仮定すると、２０％のゲルマニウム含 を量は３００までの利得を与える、これはベースのＧｔｏ＋＋ｍｅｌ数がエミッ タのＧｕｇｉｅＪ数を越える。１Ｅ１９の高いベースドーピングによって、およ び約ＩＥ１８のエミッタドーピングによって、１００までの利得は得られる。こ れは、所望される３乃至５Ｖのエミッターベース破壊電圧を与えるための理想値 である。エミッタに接続されるために、このドーピングレベルは不適当であるが 、しかし表面すなわちベースから少なくとも０．１５乃至０．２１の距離で安全 に増加されることができる。コレクタは、十分に短い伝達時間および十分な破壊 電圧を与えるために、ＩＥ１６から２Ｅ１６でドープされることができるが、し かし約０．２乃至０．５１の距離でＩＥ１９のバリア層に立ち上げなければなら ない。このドーピング断面図によってコレクタは、エミッタ接合でのバンドギャ ップ差異が伝導帯より大きい価電子帯で現れることを確実にするために、シリコ ンでなければならない。コレクタ接合におけるバンドの不連続は、与えられたバ イアスによって沈められるので、効果は小さい。

第８図に示されるような簡単な構造のために、コレクタ接続はウェハの背面に形 成されることが可能であり、エミッタ面積はメサエッチング技術によって限定さ れ得る。ベース層に直角のメサエッチングは、ベース／コレクタ接続領域を減少 するために有用であり得るが、このエツチングは正確に制御される必要はない。

第８図はこの方法で形成された構造を示し、第７図は所望されたドーピング断面 図を示す。

集積化された装置のために、誘電体および金属層を堆積させることはもちろん必 要である。これはシリコン処理において使用される技術を使用して行われること ができる。高性能の装置のために、選択エピタキシはベース面積を減少する方法 を提供し、初めの処理の後でヘテロエピタキシの導入を可能にする。これは歪ん だ材料の温度サイクルによる問題を特徴する 請求の範囲 １、シリコンおよびゲルマニウムベース層上に成長されたシリコンのエピタキシ ャル層を含むエミ、ツタを具備し、トランジスタの活性領域はシリコンとシリコ ンおよびゲルマニウムの歪んだ格子を有する半導体を含み、格子の歪みはエミッ タ・ベース接合で予め決定された価電子帯オフセットを生成する程度のものであ り、ベースが、シリコンの１００平面上に成長されるシリコンおよびゲルマニウ ムの合金を含むヘテロ接合バイポーラトランジスタ。

２、シリコンおよびゲルマニウムベース層がシリコン上でエピタキシに釣合って 成長される請求項１記載のへテロ接合バイポーラトランジスタ。

３、格子の歪みが、同様の組成の歪みのない材料のベースの電子の実効移動度を 増加する程度のものである請求項１または２記載のへテロ接合バイポーラトラン ジスタ。

４、格子の歪みが、２重と４重縮退伝導帯間のエネルギ分離がコレクタの方へ増 加されるようにベースの深さにわたって生成されている請求項１乃至３のいずれ か１項記載のへテロ接合バイポーラトランジスタ。

５、シリコンおよびゲルマニウムベース層のゲルマニウム含有量が１２％乃至２ ０％の範囲である請求項１乃至４のいずれか１項記載のへテロ接合バイポーラト ランジスタ。

６、ベース層のゲルマニウム含有量が少なくとも１５％である請求項５記載のへ テロ接合バイポーラトランジスタ。

７、トランジスタが選択的エピタキシによって製造される請求項１乃至６のいず れか１項記載のへテロ接合バイポーラトランジスタ。

国際調査報告 シー＋＋ｍ−＾−ｅａｃｅ＋−−ｅｓｖＰＣＴ／ＧＢε８１００２８９国際調査 報告 ＧＢ　８８００２８９ ＳＡ　　　　２１７０５

Claims (8)

【特許請求の範囲】
1. １．シリコンおよびゲルマニウムベース層上に成長されたシリコンのエピタキシ 層を含むエミッタを具備するヘテロ接合バイポーラトランジスタにおいて、トラ ンジスタの活性領域がシリコンと、シリコンおよびゲルマニウムの歪んだ格子を 有する半導体を含み、格子の歪みがエミッタ・ベース接合で予め決定された価電 子帯オフセットを生成する程度のものであるヘテロ接合バイポーラトランジスタ 。
2. ２．シリコンおよびゲルマニウムベース層がシリコン上でエピタキシに釣合って 成長される請求項１記載のヘテロ接合バイポーラトランジスタ。
3. ３．格子の歪みが、同様の組成の歪みのない材料のベースの電子の実効移動度を 増加する程度のものである請求項１または２記載のヘテロ接合バイポーラトラン ジスタ。
4. ４．ベースが、シリコンの１００平面上に成長されるシリコンおよびゲルマニウ ムの合金を含む請求項１乃至３のいずれか１項記載のヘテロ接合バイポーラトラ ンジスタ。
5. ５．格子の歪みが、２重と４重縮退伝導帯間のエネルギ分離がコレクタの方へ増 加されるようにベースの深さにわたって生成されている請求項４記載のヘテロ接 合バイポーラトランジスタ。
6. ６．シリコンおよびゲルマニウムベース層のゲルマニウム含有量が１２％乃至２ ０％の範囲である請求項１乃至５のいずれか１項記載のヘテロ接合バイポーラト ランジスタ。
7. ７．ベース層のゲルマニウム含有量が少なくとも１５％である請求項６記載のヘ テロ接合バイポーラトランジスタ。
8. ８．トランジスタが選択的エピタキシによって製造される請求項１乃至７のいず れか１項記載のヘテロ接合バイポーラトランジスタ。