JPH0251723A - マイクロコントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 Ａ／Ｄ変換器を内蔵するマイクロコントローラに関し、 外部からＡ／Ｄ変換要求に対して迅速にＡ　／　Ｄ変換
を行え、しかも、中央処理装置の負荷を低減してシステ
ム全体の高速化を図ったマイクロコントローラを提供す
ることを目的とし、 中央処理装置と、該中央処理装置に内部バスによって接
続されたＡ／Ｄ変換器と、Ａ／Ｄ変換起動用端子と、該
Ａ／Ｄ変換起動用端子の電位のエツジを検出するエツジ
検出器と、アナログ電圧が印加されるアナログ電圧端子
と、を具備し、前記Ａ／Ｄ変換器は前記エツジ検出器の
出力によって前記アナログ電圧端子のアナログ電圧のＡ
／Ｄ変換を開始し、前記Ａ／Ｄ変換器のＡ／Ｄ変換終了
後に前記中央処理装置により前記Ａ／Ｄ変換器の出力デ
ータが前記内部バスを介して取込まれるように構成する
。

〔産業上の利用分野〕

本発明はＡ／Ｄ変換器を内蔵するマイクロコントローラ
に関する。

〔従来の技術〕

Ａ／Ｄ変換器を内蔵するマイクロコントローラにおいて
、マイクロコントローラの外部よりＡ／Ｄ変換器を起動
する際には、従来、外部割込回路等により中央処理装置
（ＣＰ　Ｕ）にアテンションをかけ、ＣＰＵがこのアテ
ンションを認識するとデータバスを介してＡ／Ｄ変換器
に起動をかけ、Ａ／Ｄ変換終了後にＣＰＵによりＡ／Ｄ
変換器の出力データが内部バスを介して取込まれる。

〔発明が解決しようとする課題〕

しかしながら、上述のマイクロコントローラにおいては
、外部からのＡ／Ｄ変換要求があってからＡ／Ｄ変換が
実際に開始するまでに多大の時間を要求し、しかも、Ｃ
ＰＵの負荷が増大し、この結果、マイクロコントローラ
の低速化を招くという課題がある。

従って、本発明の目的は、外部からＡ／Ｄ変換要求に対
して迅速にＡ／Ｄ変換を行え、しかも、ｃｐｕの負荷を
低減してシステム全体の高速化を図ったマイクロコント
ローラを提供することにある。

〔課題を解決するための手段〕

上述の課題を解決するための手段は第１図に示される。

すなわち、ＣＰＵ　１はＡ／Ｄ変換器２と内部バス３に
よって接続されており、また、Ａ／Ｄ変換器２はＡ／Ｄ
変換起動用端子４にエツジ検出器５を介して接続されて
いると共にアナログ電圧端子６に接続されている。エツ
ジ検出器５がＡ／Ｄ変換起動用端子４の電位のエツジた
とえば立上がりおよび／もしくは立下りを検出したとき
に、Ａ／Ｄ変換器２はアナログ電圧端子６に印加されて
いるアナログ電圧のＡ／Ｄ変換を開始する。Ａ／Ｄ変換
が終了した後には、ｃｐｕ　　ｉはＡ／Ｄ変換器２の出
力データを内部バス３を介して取込む。

〔作　用〕

上述の手段によれば、Ａ／Ｄ変換要求はＡ／Ｄ変換起動
用端子４およびエツジ検出器５を介してＡ／Ｄ変換器２
に直接送り込まれる。

〔実施例〕

第２図は本発明に係るマイクロコントローラの一実施例
を示すブロック回路図である。第２図においては、第１
図のＣＰＵ　１、Ａ／Ｄ変換器２、データバス３、Ａ／
Ｄ変換起動用端子４、エツジ検出器５、アナログ電圧端
子６以外に、アドレスバス７、−時的なデータを格納す
るＲＡＭ８、プログラム、定数等を格納するＲＯＭ　９
、タイマ１０，１１、パルス幅変調回路１２、外部から
の割込み要求を受ける外部割込回路１３等が設けられて
おり、これらはワンチップに搭載される。Ａ／Ｄ変換器
２の動作は上述の通りであるが、Ａ／Ｄ変換器２はＡ／
Ｄ変換終了後にＡ／Ｄ変換終了信号をｃｐｕｌに割込信
号として送出する。この結果、ｃｐｕ　　ｔはデータバ
スを介してＡ／Ｄ変換器１の出力データを取込む。

以下、第２図の主要部について説明する。

第３図は第２図のＡ／Ｄ変換器２の詳細な回路図である
。第３図においては、逐次比較型のＡ／Ｄ変換器を用い
ているが、本発明は積分型にも適用できる。第３図にお
いて、２１はアナログ電圧端子６のアナログ電圧をサン
プルホールドするサンプルホールド回路、２２は比較器
、２３は各部を制御する制御回路である。制御回路２３
は結果レジスタ２４の値を制御して咳値をＡ／Ｄ変換器
２５を介して比較器２２に供給し、この値とサンプルホ
ールド回路２１の出力との比較結果に応じて結果レジス
タ２４の値を逐次変更する。

上述の逐次比較演算の開始はエツジ検出器５からのエツ
ジ検出信号Ｓ１もしくはｃｐｕ　ｉが制御レジスタ２６
を設定した結果発生するＡ／Ｄ開始信号Ｓｔのいずれか
によって行われる。すなわち、エツジ検出信号Ｓ、もし
、１＜はＡ／Ｄ開始信号Ｓ２′ノ がオア回路２７、ゲート２８を介してＡ／Ｄ開始開始信
号色してサンプルホールド回路２１および制御回路２３
に供給されると、サンプルホールド回路２１はアナログ
電圧端子６の電圧をサンプルホールドし、他方、制御回
路２３はへ／Ｄ変換中信号Ｓ４によってゲート２８を閉
成して誤作動を防止すると共に、初期化信号Ｓ５により
結果レジスタ２４の値を初期化する。この結果、結果レ
ジスタ２４の初期値とサンプルホールド回路２１の出力
との比較が比較器２２によって行われ、次いで、この比
較結果に応じて変換命令信号Ｓｂを送出して結果レジス
タ２４の値を変更する。このような比較演算が所定回行
われた後に、制御回路２３はＣＰＵ　　１にＡ／Ｄ変換
終了信号を送出し、この結果、結果レジスタ２４の値が
ＣＰ［、ｌ　　１によりＡ　／’　Ｄ変換値として取込
まれることになる。また、同時に、制御回路２３はＡ／
Ｄ変換中信号Ｓ４を解除してゲート２８を開成して次の
Ａ／Ｄ変換に備える。

なお、制御レジスタ２６のモード信号Ｓ７は後述するエ
ツジ検出器５の動作モードを指定する信号である。

第４図は第２図のエツジ検出器５の詳細な回路図である
。第４図においては、Ａ／Ｄ変換起動用端子４の電位の
立上り、立下りに対し、フリップフロップ５１　、５２
がパルス状の信号を発生する。この結果、インバータ５
３、アンド回路５４、ノア回路５５、オア回路５６によ
り立下り検出信号、両エツジ信号、立上り検出信号が発
生される。このうちの１つがモード信号Ｓ、に従ってエ
ツジ検出信号Ｓ１としてＡ／Ｄ変換器２に送出される。

第５図は第４図に示すように立下り信号をエツジ検出信
号とした場合の第４図の回路動作を示すタイミング図で
ある。すなわち、図示しないクロック発生回路からのク
ロック信号φ１、φ２によりＡ／Ｄ変換起動用端子４の
電位の立上りが検出されてエツジ検出信号ＳＩが発生す
る。この結果、Ａ／Ｄ変換が開始する。

第６図は本発明の適用例を示すブロック回路図である。

第６図においてはワンチップのマイクロコントローラ６
１に周期発生器６２および温度センサ６３が接続されて
いる。ここで、周期発生器６２はマイクロコントローラ
６１のＡ／Ｄ変換起動用端子４にコントローラ６１のア
ナログ電圧端子６に接続されている。従って、温度セン
サ６３の検出温度は周期発生器６２の周期毎にマイクロ
コントローラ６１のＡ／Ｄ変換器２によってＡ／ｌ〕変
換されるが、このＡ／Ｄ変換開始の際にはＣＰ［Ｉ　　
１は介在しない。

なお、上述の実施例においては、Ａ／Ｄ変換終丁の際に
は、Ａ／Ｄ変換終了信号に゛よるＣＰＵ　１への割込に
よって行っているがＣＰＩＪ　　１のポーリングによっ
て行ってもよい。

第２図は本発明に係るマイクロコントローラの一実施例
を示すブロック回路図、 第３図は第２図のＡ／Ｄ変換器の詳細な回路図、第４図
は第２図のエツジ検出器の詳細な回路図、第５図は第４
図の回路動作を示すタイミング図、第６図は本発明の通
用例を示すブロック回路図である。

１・・・ＣＰ　Ｕ、　　　　　２・・・Ａ／Ｄ変換器、
４・・・Ａ／Ｄ変換起動用端子 ５・・・エツジ検出器、　　６・・・アナログ電圧端子
。

〔発明の効果〕

以上説明したように本発明によれば、外部からのＡ／Ｄ
変換要求に対してＡ／Ｄ変換を迅速に行うことができ、
しかも、ＣＰＵの負荷も軽減でき、この結果、システム
全体の応答性を改良できる。

【図面の簡単な説明】

第１図は本発明の基本構成を示すブロック回路図、

Claims (1)

1. 【特許請求の範囲】 １、中央処理装置（１）と、 該中央処理装置に内部バス（３）によって接続されたＡ
   ／Ｄ変換装置（２）と、 Ａ／Ｄ変換起動用端子（４）と、 該Ａ／Ｄ変換起動用端子の電位のエッジを検出するエッ
   ジ検出器（５）と、 アナログ電圧が印加されるアナログ電圧端子（６）と、 を具備し、 前記Ａ／Ｄ変換器は前記エッジ検出器の出力によって前
   記アナログ電圧端子のアナログ電圧のＡ／Ｄ変換を開始
   し、前記Ａ／Ｄ変換器のＡ／Ｄ変換終了後に前記中央処
   理装置により前記Ａ／Ｄ変換器の出力データが前記内部
   バスを介して取込まれるマイクロコントローラ。