JPH0254620A - ３値論理回路 - Google Patents
３値論理回路Info
- Publication number
- JPH0254620A JPH0254620A JP63205830A JP20583088A JPH0254620A JP H0254620 A JPH0254620 A JP H0254620A JP 63205830 A JP63205830 A JP 63205830A JP 20583088 A JP20583088 A JP 20583088A JP H0254620 A JPH0254620 A JP H0254620A
- Authority
- JP
- Japan
- Prior art keywords
- current mirror
- output
- current
- terminal
- signal terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は３値論理回路、特に、低電源電圧で動作する３
値論理回路に関する。
値論理回路に関する。
従来の３値論理回路について図面を参照して詳細に説明
する。
する。
第２図は従来の３値論理回路の一例を示す回路図である
。
。
第２図に示す３値論理回路は、基準電位源Ｅ２、Ｅ３の
電位関係をＥ２〉Ｅ３とすると、入力信号端子Ａの電位
が基準電位源Ｅ３より低い時は、出力信号端子Ｂより電
流が出力される。
電位関係をＥ２〉Ｅ３とすると、入力信号端子Ａの電位
が基準電位源Ｅ３より低い時は、出力信号端子Ｂより電
流が出力される。
入力信号端子Ａの電位が基準電位源Ｅ２より高い時は、
出力信号端子Ｃより電流が出力される。
出力信号端子Ｃより電流が出力される。
入力信号端子Ａの電位が基準電位源Ｅ２とＥ３との間の
時は、出力信号端子りより電流が出力される。
時は、出力信号端子りより電流が出力される。
電源電圧をＶｃ、）ランジスタＱ５のエミッタと電源Ｖ
ｃ間の電圧をＶｃｅ、ｈランジスタロ４のベース・エミ
ッタ間の電圧をＶｂｅ４．トランジスタＱ５のベース・
エミッタ間の電圧をＶｂｅ６．とした場合、基準電位源
Ｅ２の電位は、Ｖｃ−（Ｖｃｅ−１−Ｖｂｅ４ ＋Ｖｂ
ｅ５）以下に設定し、さらに基準電位源Ｅ３の電位は、
ＧＮＤからトランジスタ１個分のＶｂｅ電圧以上に設定
しなければならない。
ｃ間の電圧をＶｃｅ、ｈランジスタロ４のベース・エミ
ッタ間の電圧をＶｂｅ４．トランジスタＱ５のベース・
エミッタ間の電圧をＶｂｅ６．とした場合、基準電位源
Ｅ２の電位は、Ｖｃ−（Ｖｃｅ−１−Ｖｂｅ４ ＋Ｖｂ
ｅ５）以下に設定し、さらに基準電位源Ｅ３の電位は、
ＧＮＤからトランジスタ１個分のＶｂｅ電圧以上に設定
しなければならない。
次に、基準電位源Ｅ２．Ｅ５間の電位差をトランジスタ
１個分のＶ ｂ ｅだけ設けた場合、この回路を動作さ
せるためには、（Ｖｃ ｅ 十Ｖｂ ｅ Ｘ４）ボルト
以上の電圧（３，８Ｖ）が必要となってくる。
１個分のＶ ｂ ｅだけ設けた場合、この回路を動作さ
せるためには、（Ｖｃ ｅ 十Ｖｂ ｅ Ｘ４）ボルト
以上の電圧（３，８Ｖ）が必要となってくる。
上述した従来の３値論理回路は、動作させるために、高
電圧電源が必要であるという欠点があった。
電圧電源が必要であるという欠点があった。
本発明の３値論理回路は、
（入）第１の電源端子に一端が接続された定電流源、
（Ｂ） ’ｇη記第１の電源端子に共通端が接続され、
第１のレジスタの一端に出力端が接続された第１のカレ
ントミラー、 （Ｃ）第２の電源端子に共通端が接続され、前記第１の
カレントミラーの入力端に出力端が接続された第２のカ
レントミラー、 （Ｄ）前記第２の電源端子に共通端が接続され、第２の
レジスタの一端に出力端が接続された第３のカレントミ
ラー、 （Ｅ）前記定電流源の他端に共通接続されたエミッタが
接続され、前記第２の電源端子の電位に対する基準電位
を与えるための基準電位端子に第１のベースが接続され
、前記第１と第２のレジスタの他端に第２のベースが接
続され、前記第３のカレントミラーの入力端に第１のコ
レクタが接続され、前記第２のカレントミラーの入力端
に第２のコレクタが接続されたトランジスタ対、 （Ｆ）前記第１のカレントミラーの出力端に入力端が接
続され、前記第３のカレントミラーの出力端に共通端が
接続され、第１の出力信号端子に出力端が接続された第
４のカレントミラー、（Ｇ）前記第１のカレントミラー
の出力端に入力端が接続され、第２の出力信号端子に出
力端が接続された第５・のカレントミラー、 〈１１）前記第３のカレントミラーの出力端に入力端が
接続され、第３の出力信号端子に出力端が接続され、前
記第５のカレントミラーの共通端と入力信号端子に共通
端が接続された第６のカレントミラー、 とを含んで構成される。
第１のレジスタの一端に出力端が接続された第１のカレ
ントミラー、 （Ｃ）第２の電源端子に共通端が接続され、前記第１の
カレントミラーの入力端に出力端が接続された第２のカ
レントミラー、 （Ｄ）前記第２の電源端子に共通端が接続され、第２の
レジスタの一端に出力端が接続された第３のカレントミ
ラー、 （Ｅ）前記定電流源の他端に共通接続されたエミッタが
接続され、前記第２の電源端子の電位に対する基準電位
を与えるための基準電位端子に第１のベースが接続され
、前記第１と第２のレジスタの他端に第２のベースが接
続され、前記第３のカレントミラーの入力端に第１のコ
レクタが接続され、前記第２のカレントミラーの入力端
に第２のコレクタが接続されたトランジスタ対、 （Ｆ）前記第１のカレントミラーの出力端に入力端が接
続され、前記第３のカレントミラーの出力端に共通端が
接続され、第１の出力信号端子に出力端が接続された第
４のカレントミラー、（Ｇ）前記第１のカレントミラー
の出力端に入力端が接続され、第２の出力信号端子に出
力端が接続された第５・のカレントミラー、 〈１１）前記第３のカレントミラーの出力端に入力端が
接続され、第３の出力信号端子に出力端が接続され、前
記第５のカレントミラーの共通端と入力信号端子に共通
端が接続された第６のカレントミラー、 とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す回路図である。
第１図に示す３値論理回路は、
（＾）電源端子Ｖに一端が接続された定電流源ｌ１（Ｂ
）電源端子■に共通端が接続され、レジスタＲ１の一端
に出力端が接続されたカレントミラー１ 、 （Ｃ）電源端子ＧＮＤに共通端が接続され、カレントミ
ラー１の入力端に出力端が接続されたカレントミラー２
、 （Ｄ＞電源端子ＧＮＤに共通端が接続され、レジスタＲ
２の一端に出力端が接続されたカレントミラー３、 （Ｅ）定電流源Ｉｔの他端に共通接続されたエミッタが
接続され、電源端子ＧＮＤの電位に対する基準電位を与
えるための基準電位端子Ｅに第１のベースが接続され、
レジスタＲ，，Ｒ２の他端に第２のベースが接続され、
カレントミラ３の入力端に第１のコレクタが接続され、
カレントミラー２の入力端に第２のコレクタが接続され
たトランジスタ対Ｑｌ、Ｑ２、 （Ｆ）カレントミラー１の出力端に入力端が接続され、
カレントミラー３の出力端に共通端が接続され、出力信
号端子Ｂに出力端が接続されたカレントミラー４、 （Ｇ）カレントミラー１の出力端に入力端が接続され、
出力信号端子Ｃに出力端が接続されたカレントミラー５
、 （ＩＩ）カレントミラー３の出力端に入力端が接続され
、出力信号端子りに出力端が接続され、カレントミラー
５の共通端と入力信号端子Ａに共通端が接続されたカレ
ントミラー６、 とを含んで構成される。
）電源端子■に共通端が接続され、レジスタＲ１の一端
に出力端が接続されたカレントミラー１ 、 （Ｃ）電源端子ＧＮＤに共通端が接続され、カレントミ
ラー１の入力端に出力端が接続されたカレントミラー２
、 （Ｄ＞電源端子ＧＮＤに共通端が接続され、レジスタＲ
２の一端に出力端が接続されたカレントミラー３、 （Ｅ）定電流源Ｉｔの他端に共通接続されたエミッタが
接続され、電源端子ＧＮＤの電位に対する基準電位を与
えるための基準電位端子Ｅに第１のベースが接続され、
レジスタＲ，，Ｒ２の他端に第２のベースが接続され、
カレントミラ３の入力端に第１のコレクタが接続され、
カレントミラー２の入力端に第２のコレクタが接続され
たトランジスタ対Ｑｌ、Ｑ２、 （Ｆ）カレントミラー１の出力端に入力端が接続され、
カレントミラー３の出力端に共通端が接続され、出力信
号端子Ｂに出力端が接続されたカレントミラー４、 （Ｇ）カレントミラー１の出力端に入力端が接続され、
出力信号端子Ｃに出力端が接続されたカレントミラー５
、 （ＩＩ）カレントミラー３の出力端に入力端が接続され
、出力信号端子りに出力端が接続され、カレントミラー
５の共通端と入力信号端子Ａに共通端が接続されたカレ
ントミラー６、 とを含んで構成される。
入力信号端子Ａが低電位（ＧＮＤ）の時は、定電流源１
１の電流がトランジスタＱ５およびカレントミラー２を
介してダイオードＤ５とトランジスタＱ７のベース・エ
ミッタ間に流れ、トランジスタＱ７のコレクタに接続さ
れた出力信号端子Ｃより出力電流が吸込まれる。
１の電流がトランジスタＱ５およびカレントミラー２を
介してダイオードＤ５とトランジスタＱ７のベース・エ
ミッタ間に流れ、トランジスタＱ７のコレクタに接続さ
れた出力信号端子Ｃより出力電流が吸込まれる。
入力信号端子Ａが高電位（Ｖｃ）の時は、定電流源■１
の電流がトランジスタＱ４およびカレントミラー３を介
してダイオードＤ６とトランジスタＱ８のベース・エミ
ッタ間に流れ、トランジスタＱ８のコレクタに接続され
た出力信号端子りより出力電流が流出する。
の電流がトランジスタＱ４およびカレントミラー３を介
してダイオードＤ６とトランジスタＱ８のベース・エミ
ッタ間に流れ、トランジスタＱ８のコレクタに接続され
た出力信号端子りより出力電流が流出する。
入力信号端子Ａがフローティングまたは基準電位端子Ｅ
１に印加される電位の時は、カレントミラー４が導通し
て、定電流源工、の電流がダイオードＤ４とトランジス
タＱ６のベース・エミッタ間に流れ、トランジスタＱ６
のコレクタに接続された出力信号端子Ｂより出力電流す
が吸込まれる。
１に印加される電位の時は、カレントミラー４が導通し
て、定電流源工、の電流がダイオードＤ４とトランジス
タＱ６のベース・エミッタ間に流れ、トランジスタＱ６
のコレクタに接続された出力信号端子Ｂより出力電流す
が吸込まれる。
出力電流すは次式で表される。
ｂ ＝ ［（Ｉ＋＋−Ｖｐ ４）／（Ｒ＋＋Ｒ２）
］、 ／ ［（ＳＤ４／５Ｑ６）＋１ ］こ
こに １＋＋ ：定電流源の電流 Ｖｐ４： ダイオードＤ４の順方向電圧ＳＤ４／ＳＱ
６：トランジスタＱ６とダイオードＤ４の面積比 すなわち、入力信号端子Ａの電位が高電位（ＶＣ）の時
、定電流源Ｉｌの電圧分ＶＣｅと、トランジスタＱ４の
コレクタ・エミッタ間電圧Ｖ ｃ ｅＱ４と、ダイオー
ドＤ３の順方向電圧Ｖ ｆ ｏｓ分の電源電圧Ｖｃ＝Ｖ
ｃｅ＋ＶｃｅＱ４＋Ｖｆｏｇがあれば動作可能となる。
］、 ／ ［（ＳＤ４／５Ｑ６）＋１ ］こ
こに １＋＋ ：定電流源の電流 Ｖｐ４： ダイオードＤ４の順方向電圧ＳＤ４／ＳＱ
６：トランジスタＱ６とダイオードＤ４の面積比 すなわち、入力信号端子Ａの電位が高電位（ＶＣ）の時
、定電流源Ｉｌの電圧分ＶＣｅと、トランジスタＱ４の
コレクタ・エミッタ間電圧Ｖ ｃ ｅＱ４と、ダイオー
ドＤ３の順方向電圧Ｖ ｆ ｏｓ分の電源電圧Ｖｃ＝Ｖ
ｃｅ＋ＶｃｅＱ４＋Ｖｆｏｇがあれば動作可能となる。
入力信号端子Ａの電位が低電位（ＧＮＤ）の時、定電流
源１．の電圧分Ｖｃｅと、１〜ランジスタＱ５のコレク
タ・エミッタ間電圧Ｖｃｅｑ５と、ダイオードＤ２の順
方向電圧Ｖ ｆ ０２分の電源電圧Ｖｃ＝Ｖｃｅ＋Ｖｃ
ｅｑ５＋ＶｆＤ２があれば動作可能となる。
源１．の電圧分Ｖｃｅと、１〜ランジスタＱ５のコレク
タ・エミッタ間電圧Ｖｃｅｑ５と、ダイオードＤ２の順
方向電圧Ｖ ｆ ０２分の電源電圧Ｖｃ＝Ｖｃｅ＋Ｖｃ
ｅｑ５＋ＶｆＤ２があれば動作可能となる。
入力信号端子Ａがフローティングまたは基準電位端子Ｅ
１に印加される電位の時、トランジスタＱ１のコレクタ
・エミッタ間電圧ＶｃｅＨと、ダイオードＤ４の順方向
電圧Ｖ ｆ ｏ４と、トランジスタＱ３のコレクタ・エ
ミッタ間電圧Ｖ ｃ ｅ Ｑ３の電源電圧Ｖ ｃ −Ｖ
ｃ ｅ Ｑ １ ＋ Ｖ ｆ ｎ４ ＋ Ｖ ｃ ｅ
（１３かあれば動作可能となり、 Ｖｃ ｅ＃Ｖｃ ｅｑ４：Ｖｃ ｅｑ５＃Ｖｃ ｅｑ３
岬Ｖｃ ｅｌ また、 Ｖｆ岬Ｖ ｆ ０２触Ｖ ｆ Ｄ３絢Ｖｆｏ４とすると
、２Ｖｃｅ十Ｖｆ分の電源電圧があれば上記３条件を満
足することができる。
１に印加される電位の時、トランジスタＱ１のコレクタ
・エミッタ間電圧ＶｃｅＨと、ダイオードＤ４の順方向
電圧Ｖ ｆ ｏ４と、トランジスタＱ３のコレクタ・エ
ミッタ間電圧Ｖ ｃ ｅ Ｑ３の電源電圧Ｖ ｃ −Ｖ
ｃ ｅ Ｑ １ ＋ Ｖ ｆ ｎ４ ＋ Ｖ ｃ ｅ
（１３かあれば動作可能となり、 Ｖｃ ｅ＃Ｖｃ ｅｑ４：Ｖｃ ｅｑ５＃Ｖｃ ｅｑ３
岬Ｖｃ ｅｌ また、 Ｖｆ岬Ｖ ｆ ０２触Ｖ ｆ Ｄ３絢Ｖｆｏ４とすると
、２Ｖｃｅ十Ｖｆ分の電源電圧があれば上記３条件を満
足することができる。
また、電源電圧Ｖ ｃ ＝ ２ Ｖ ｃ ｅ ＋ Ｖ
ｂ ｅは約２．７■となり低電圧化が実現できる。
ｂ ｅは約２．７■となり低電圧化が実現できる。
本実施例では、トランジスタＱ６はＮＰＮ型を用いたが
、これをＰＮＰ型に置換えると、出力信号端子Ｂからは
流出電流が得られる。
、これをＰＮＰ型に置換えると、出力信号端子Ｂからは
流出電流が得られる。
本発明の３値論理回路は、低電圧電源で動作できるとい
う効果がある。
う効果がある。
第１図は本発明の一実施例を示す回路図、第２図は従来
の一例を示す回路図である。 １〜６・・・・・・カレントミラー Ａ・・・・・入力信号端子、Ｂ〜Ｄ・・・・・・出力信
号端子、■・・・・・・電源電圧端子、Ｅ・・・・・・
基準電圧端子、Ｄ１〜Ｄ６・・・・・・ダイオード、■
１・・・・・・定電流源、Ｒ１−Ｒ２・・・・・・レジ
スタ、Ｑ１〜Ｑ８・・・・・・トランジスタ、 ｂ・・・・・出力電流。 代理人 弁理士 内 原 晋
の一例を示す回路図である。 １〜６・・・・・・カレントミラー Ａ・・・・・入力信号端子、Ｂ〜Ｄ・・・・・・出力信
号端子、■・・・・・・電源電圧端子、Ｅ・・・・・・
基準電圧端子、Ｄ１〜Ｄ６・・・・・・ダイオード、■
１・・・・・・定電流源、Ｒ１−Ｒ２・・・・・・レジ
スタ、Ｑ１〜Ｑ８・・・・・・トランジスタ、 ｂ・・・・・出力電流。 代理人 弁理士 内 原 晋
Claims (1)
- 【特許請求の範囲】 （Ａ）第１の電源端子に一端が接続された定電流源、 （Ｂ）前記第１の電源端子に共通端が接続され、第１の
レジスタの一端に出力端が接続された第１のカレントミ
ラー、 （Ｃ）第２の電源端子に共通端が接続され、前記第１の
カレントミラーの入力端に出力端が接続された第２のカ
レントミラー、 （Ｄ）前記第２の電源端子に共通端が接続され、第２の
レジスタの一端に出力端が接続された第３のカレントミ
ラー、 （Ｅ）前記定電流源の他端に共通接続されたエミッタが
接続され、前記第２の電源端子の電位に対する基準電位
を与えるための基準電位端子に第１のベースが接続され
、前記第１と第２のレジスタの他端に第２のベースが接
続され、前記第３のカレントミラーの入力端に第１のコ
レクタが接続され、前記第２のカレントミラーの入力端
に第２のコレクタが接続されたトランジスタ対、 （Ｆ）前記第１のカレントミラーの出力端に入力端が接
続され、前記第３のカレントミラーの出力端に共通端が
接続され、第１の出力信号端子に出力端が接続された第
４のカレントミラー、 （Ｇ）前記第１のカレントミラーの出力端に入力端が接
続され、第２の出力信号端子に出力端が接続された第５
のカレントミラー、 （Ｈ）前記第３のカレントミラーの出力端に入力端が接
続され、第３の出力信号端子に出力端が接続され、前記
第５のカレントミラーの共通端と入力信号端子に共通端
が接続された第６のカレントミラー、 とを含むことを特徴とする３値論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63205830A JPH0254620A (ja) | 1988-08-18 | 1988-08-18 | ３値論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63205830A JPH0254620A (ja) | 1988-08-18 | 1988-08-18 | ３値論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0254620A true JPH0254620A (ja) | 1990-02-23 |
Family
ID=16513417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63205830A Pending JPH0254620A (ja) | 1988-08-18 | 1988-08-18 | ３値論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0254620A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2648565C1 (ru) * | 2017-06-01 | 2018-03-26 | Сергей Петрович Маслов | Устройство троичной схемотехники на токовых зеркалах |
| US11919366B2 (en) | 2018-03-30 | 2024-03-05 | Panasonic Intellectual Property Management Co., Ltd. | Vehicle heating device, and vehicle provided with vehicle heating device |
-
1988
- 1988-08-18 JP JP63205830A patent/JPH0254620A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2648565C1 (ru) * | 2017-06-01 | 2018-03-26 | Сергей Петрович Маслов | Устройство троичной схемотехники на токовых зеркалах |
| US11919366B2 (en) | 2018-03-30 | 2024-03-05 | Panasonic Intellectual Property Management Co., Ltd. | Vehicle heating device, and vehicle provided with vehicle heating device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4700144A (en) | Differential amplifier feedback current mirror | |
| JPH082010B2 (ja) | 電流伝達回路 | |
| JPH0254620A (ja) | ３値論理回路 | |
| JP2546004B2 (ja) | レベル変換回路 | |
| JPH03788B2 (ja) | ||
| JPH0479171B2 (ja) | ||
| JP3024579B2 (ja) | 演算増幅回路 | |
| JPH0786895A (ja) | 出力回路 | |
| JP2006033523A (ja) | カレントミラー回路 | |
| KR970077626A (ko) | 반도체 집적회로 | |
| JP2710471B2 (ja) | 定電圧供給回路 | |
| JPH02114719A (ja) | ３値論理回路 | |
| JP2000174562A (ja) | 入力回路 | |
| JPH04186906A (ja) | バイアス回路 | |
| JPH0522275B2 (ja) | ||
| JPS6235269A (ja) | 電流絶対値回路 | |
| JPH031912B2 (ja) | ||
| JPH02177613A (ja) | レベル変換回路 | |
| JP2003152475A (ja) | エミッタフォロワ回路 | |
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPS61153714A (ja) | 定電流源回路 | |
| JPH06140848A (ja) | 演算増幅器 | |
| JPS63266508A (ja) | 定電流源回路 | |
| JPH0155768B2 (ja) | ||
| JPS6193709A (ja) | カレントミラ−回路 |