JPH025546A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に、誘電体分
離構造をもつ半導体装置の製造方法に関する６ 〔従来の技術〕 従来、誘電体分離構造をもつ半導体装置の製造方法とし
ては、サファイア基板」二に設けられた島状シリコンを
用いて半導体素子を形成する方法（Ｓｊｌｉｃｏｎ　ｏ
ｎ　５ａｐｐｈｉｒｅ、ＳＯ５と略す）、シリコン基板
に酸素をイオン注入した後にシリコン層をエピタキシャ
ル成長し、このシリコン層を島状としてそこに半導体素
子を形成する方法（Ｓｓｐａｒａｔｉｏｎ　ｂｙＩｍｐ
ｌａｎｔｅｄ　Ｏｘｙｇｅｎ、　ＳＵＭＯＸと略ず）な
どが知らｉｔていたうしかしながら、ＳＯ８ではシリコ
ン層の結晶性が通常のパルグ状シリコンに比べて悪く、
ｒＪｆ−やホールの移動度が低いという欠点があり、　
ＳＩＭＯＸでは多量の酸素をイオン注入する必要があり
、基板の形状が困難であるという欠点があった。最近、
二枚のシリコン基板を用い、少なくとも一方の基板の表
面に酸化膜を形成した後、酸化膜を間に介して両板を張
り合わせる。二とにより誘電体分離構造をもつ半導体装
置が形成できることが報告されている。この技術は単結
晶シリコンを半導体素子の形成に用いることができるた
め、ＳＯ８における移動度の低下はなく、まゾ迅、張り
合わぜの工程も熱処理や電圧をかけるフ′：、シづでよ
＜ＳＩＭＯＸにおける多址のイオン注入も必要としない
という利点をもっている。

〔発明が解決しようとする課題〕

しかし、この張り合わせ技術におい７）は、半導体素子
を形成するためのシリコン層を薄く形成することが重要
となるが、従来報告された方法ではコン１−ロール良く
容易に薄いシリコン′ｆＪを形成することが困碧であっ
た。例えば、研磨により薄１摸化する方法は、コストは
かからないが精度良く均一なシリコン層を得ることは困
難である。２また、エピタキシャルウェーハを用い、選
択エツチングによりシリコンを薄くして半導体素子形成
層を作成する方法も知られているが、エピタキシャルウ
ェーハのコストが高いという欠点があった。

本発明の目的はこれらの欠点をなくし、大幅な工程の増
加を伴わないで、均一な厚さのシリコン層を精度良く形
成できる半導体装置の製造方法を提供することにある。

〔課題を解決するだめの手段〕

前記目的を達成するため１本発明による半導体装置の製
造方法に４９いては、第一のシリコン基板の一主面に形
成された溝内を含んで表面に二酸化シリコン膜を形成す
るとともにこのシリコン基板の一主面に平坦な絶縁膜を
形成する工程と、前記第一のシリコン基板の一主面と第
二のシリコン基板とを密着し熱処理を施すことにより両
板を張り合わせる工程と、第一のシリコン基板を他の主
面から選択研磨を施して前記溝底に形成さシ］また二酸
化シリコンが露出するまで研磨する工程と、前記第一の
シリコン基板の研磨面に半導体素子を形成する工程とを
含むものである。

〔作用〕

本発明の半導体装置の製造方法において、ウェーハの研
磨にアミン系の研磨液を使用すれば、シリコンの研磨速
度に比ベシリコン酸化膜の研磨速度が１００分の１．以
下と小さく、酸化膜が露出した点で研磨が停止する。そ
のためシリコン中に酸化シリコンの領域を予め形成しで
おくことによりシリコノに選択研磨した際、この酸化シ
リコンが露出した時点で研磨が停止し、酸化シリコンに
よって囲まれたシリコンは一定の厚さに形成される。

したがって、研磨だけで精度良くシリコンを一定の厚さ
に研磨できる。

〔実施例〕

以下本発明による半導体装置の製造方法の一実施例を第
１図から第４図を利用して説明する。これらの図は、各
製造工程におｌ−するウェーハの一部分の断面を示して
いる。

まず、第１１図に示すように第１のシリコン基板１の主
面に二酸化シリコンによる酸化膜２で表面が覆われた溝
を形成する。具体的には第１のシリコン基板１の主面に
異方性ドライエツチングにより溝を設けた後、熱酸化に
より溝の内部に酸化膜２を形成するもので、その後ポリ
シリコン３で溝を埋め込み、さらに熱酸化して表面全面
に平坦な酸化膜２を形成させる、次に、第２図に示すよ
うに、第】、のシリコン基板１と第２のシリコン基板４
とを前記表面の酸化膜２を介して化学的に結合さぜ張り
合わせる。この工程は、例えば上記の２枚のシリコン基
板を親水性処理した後、密着させ高い温度（例えば、１
０００℃）で熱処理することによって行う。この方法は
シラノール接合と呼ばれ、例えば、応用物理、第５６巻
第３号、３７３−３７６頁（１９８７）に報告されてい
る。また１間に酸化膜を介して接合することも可能であ
り、この方法は例えばアイイーイーイー、インク・・−
ナショナル　エレクトロン　デバイス　ミーティング（
ＩＥＥＥ、　■ｎｔｅｒｎａｔｉｏｎａｌ　Ｅｌｅｃｔ
ｒｏｎ　ＤｅｖｉｅｅＭｅｅｔｉｎＨ）のテクニカル　
ダイジエスｌ”　（Ｔｅｃｈｎｉｃａｌ　Ｄｉｑｅｓｔ
）６８４−６８７頁（１９８５年）に報告されている。

また、同様の技術は特公昭３９−１７８６９号公報にも
報告されている８次に、第１のシリコン基板１を裏面か
ら選択研磨により、前記溝の底に設けられた酸化膜２が
露出するまで研磨する。研磨液としてアミンを用いるこ
とにより。

酸化膜２が露出した時点で研磨が自動的に停止するため
、第１のシリコン基＠１の研磨後の厚さは上記の溝の深
さとほぼ等しくなり、均一な厚さのシリコン層を精度良
く形成することができる。その後、第３図のように誘電
体分離されたシリコン基板１の一部であるシリコン層１
１に通常の集積回路プロセスにより第４図のようにＰ′
″シリコン７、ｎ″シリコン８　ｎシリコン９、ｐシリ
コン１０を形成し、グー１−酸化膜５．ゲー＋＝電極６
を付して半導体素子を構成することにより、誘電体分離
さ九た半導体装置が得られる。第４図はコンプリメンタ
リ−ＩＧＦＥＴ（Ｉｎｓ　ｕｌａｔｅｄ　Ｇａｔｅ　Ｆ
ｉｅｌｄ　Ｅｆｆｃｃｔ　Ｔｒ−ａｎｓｉｓｔｏｒ）が
形成された半導体装置を示し、ポリシリコンからなるグ
ー１へ電極６をちつｎチャネルＩＧＦＥＴとｐチャネル
ＩＧＦＥＴが互いに誘電体分離されて形成されている。

以上実施例では溝内にポリシリコン３を埋め込んだ例を
示しているが、ポリシリコン３は単に充填材として使用
したのみであるため必ずしもポリシリコンの埋込みは必
要ではない。溝内全体に酸化膜を形成し、さらに第１の
シリコン基板】−の主面に酸化膜による平坦な絶縁膜を
形成しても良い。

さらに絶縁膜の表面は平坦化処理によらず１例えば液状
のＳ　ｉＯ，の添加によって表面平坦な絶縁膜を形成で
きる。

〔発明の効果〕

以上説明したように本発明によれば誘電体で分離された
半導体基板をシリコンウェーハの張り合わせ技術を使用
し、酸化膜形成面で張り合わせて容易に製造でき６厚さ
が均一で精度良くコントロールされた誘電体分離シリコ
ン層を形成できるという効果がある。

【図面の簡単な説明】

第１−図から第４図は本発明の一実施例を工程順に示し
た半導体ウニ〜ハの一部分の断面図である。 １・・・第１のシリコン基板　２・・・酸化膜３・・・
ポリシリコン　　　４・・・第２のシリコン基板５・・
・ゲート酸化膜　　　　６・・・グーｌ−電極７・・・
Ｐ４′シリコン　　　　　８・・・ｎ＋シリコン９・・
・ｎシリコン　　　　　１０・・・Ｐシリコン１１・・
・シリコン層

Claims (1)

【特許請求の範囲】
1. （１）第一のシリコン基板の一主面に形成された溝内を
   含んで表面に二酸化シリコン膜を形成するとともにこの
   シリコン基板の一主面に平坦な絶縁膜を形成する工程と
   、前記第一のシリコン基板の一主面と第二のシリコン基
   板とを密着し熱処理を施すことにより両板を張り合わせ
   る工程と、第一のシリコン基板を他の主面から選択研磨
   を施して前記溝底に形成された二酸化シリコンが露出す
   るまで研磨する工程と、前記第一のシリコン基板の研磨
   面に半導体素子を形成する工程とを含むことを特徴とす
   る半導体装置の製造方法。