JPH025545A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関ｌ、２、特に。

誘電体分離構造をもつ半導体装置の製造方法に関する。

〔従来の技術〕

従来、誘電体分離構造をもつ半導体装置の製造方法とし
ては、サファイア基板］二に設けられた島状シリコンを
用いて半導体素子を形成する方法（Ｓｉｌｉｃｏｎ　ｏ
ｎ　５ａｐｐｈｉｒｅ、ＳＯＳと略す）、シリコン基板
に酸素をイオン注入した後にシリコン層をエビクキシャ
ル成長し、このシリコン層を島状としてそこに半導体素
子を形成する方法（Ｓａｐａｒａｌ、ｉｏｎ　ｂｙＩｍ
ｐｌａｎｔｅｄ　Ｏｘｙｇｅｎ、　ＳＩＭＯＸと略す）
などが知られていた。しかしながら、ＳＯ３ではシリコ
ン層の結晶性が通常のバルク状シリコンに比べて悪く、
電子やホールの移動度が低いという欠点があり、Ｓ　Ｔ
、Ｍ　ＯＸでは多量の酸素をイオン注入する必要があり
、基板の形状が困磐であるという欠点があった、最近、
二枚のシリコン基板を用い、少なくとも一方の基板の表
面に酸化膜を形成しｌｔ＠、酸化膜を間に介して両板を
張り合わせることにより誘電体分離構造をもつ半導体装
置が形成できることが報告されているやこの技術はりｔ
結晶シリコンを半導体素子の形成に用いることができる
ため、ＳＯ５にお目る移動度の低下はなく、また、張り
合わせの工程も熱処理や電圧をかけるだけでよ＜　ＳＩ
ＭＯＸにおける多量のイオン注入を必要としないという
利点をもっている。

〔発明が解決しようとする課題〕

しかし、この張り合わせ技術においては、半導体素子を
形成するためのシリコン層を薄く形成することが重要と
なるが、従来報告された方法ではコントロール良く容易
に薄いシリコン層を形成することが困難であった。例え
ば、研磨により薄１１侍化する方法は、コストはかから
ないが、精度良く均一なシリコン層を得ることは困難で
ある。まブ辷、エピタキシャルウェーハを用い、選択エ
ツチングによりシリコンを薄くして半導体素子形成層を
作成する方法も知られているが、エピタキシャルウェー
ハのコス１−が高いという欠点があった７本発明の目的
は、ニれ１：′］の欠点をなくシ、大幅な工程の増加を
伴わないで、均一な厚さのシリコン層を精度良く形成で
きる半導体装置の製造方法を提供することｊ７こある。

〔課題を解決するソセめの手段〕

前記目的を達成するため、本発明による半導体装ｌの製
造方法においては、第一のシリコン基板の一主面に講を
設Ｕた後このシリコンの表面に二酸化シリコンを形成す
る工程と、このシリコン基板の一主面４Ｘ′ポリシリコ
ンを形成し上記の溝を埋めた後このポリシリコンを研磨
して表面を平坦化する工程と、前記第一のシリコン基板
の一主面と第二のシリコン基板を密着し熱処理を施すこ
とにより画板を張り合わせる工程と、第一のシリコン基
板を他の主面から選択研磨を施して前記溝底に形成され
た二酸化シリコンが露出するまで研磨する工程と、前記
第一のシリコン基板の研磨面に半導体素子を形成する工
程とを含むものである。

〔作用〕

本発明の半導体装置の製造方法に１９いで、ウェーハの
研磨にアミン系の研磨液を使用すれば、シリコンの研磨
速度に比ベシリコン酸化膜の研ｍ速度が１００分の１以
下と小さく、酸化膜が露出した点で研磨が停止する。そ
のためシリコン中に酸化シリコンの領域を予め形成して
おくことによりシリコンを選択研磨した際、この酸化シ
リコンが露出した時点で研磨が停＋ｈ　シ、酸化シリコ
ンによって囲まれたシリコンは一定の厚さに形成される
。

したがって、研磨だけで精度良くシリコンを一定の厚さ
に研磨できる。

〔実施例〕

以下本発明による半導体装置の製造方法の一実施例を第
１−図から第４図を利用して説明する。こ４］、らの図
は、各製造工程におけるウェーハの一部分の断面を示し
ている。

まず、第１図に示すように第１．のシリコン基板１の主
面に二酸化シリコンｆｃよる酸化膜２で表面が覆われた
溝を形成する。具体的には、第１−のシリコン基板１の
主面に異方性ドライエツチングにより溝を設けた後、熱
酸化により溝の内部に酸化；摸２を形成するもので、そ
の後ポリシリコン３で溝を埋め込み、さらにこのポリシ
リコンを研磨して表面を平にする。次Ｌ：、第２図に示
すように、第１のシリコン基板１と第２のシリコン基板
４とを張り合わせ、熱処理により化学的に結合させる。

この工程は、例えば上記の２枚のシリコン基板を親水性
処理した後、密着さ（士高い温度（例えば、１１５０℃
）で熱処理することによって行う。この方法はシラノ−
・ル接合と呼ばれ、例えば、応用物理、第５６巻第３号
、３７３−３７６頁（１９８７）に報告されている。

また、間に酸化膜を介して接合することも可能であり、
この方法は例えばアイイーイーイー、インターナショナ
ル　エレン１−ロン　デバイス　ミーティングＣＩＥＥ
Ｅ、　Ｈｎｔｅｒｎａｔｉｏｎａｌ　Ｅｌ、ｅｅｔｒｏ
ｎ　Ｉ）ｅｖｉｃ。

Ｍｅｅｔｉ−ｎＨ）のテクニカル　ダイジエスｈ　（Ｔ
ｅｅｈｒｉｉｅａｔＤｉ（Ｈｅｓｔ）６８４−６８７頁
（１９８５年）に報告されている。また、同様の技術は
特公昭３９４７８６９号公報にも報告されている。第３
図において、次に、第１のシリコン基板１−を裏面から
選択研磨により、前記）ｐの底に設げられた醇化１１λ
２が露出するまで研磨する。

研磨液としてアミンを用いることにより、酸化膜２が露
出した時点で研磨が自動的に停止するため、第１のシリ
コン基板１−の研磨後の厚さは上記の溝の深ととほぼ等
り、　＜なり、均一な厚さのシリコン層を精度良く形成
ずろことができる。その後、第３図のように誘電体分離
され、たシリコン基板１−の一部であるシリコン層１１
に通常の集積回路プロセスにより第４図のように１シリ
コン７、ｎ″′′シリコン８シリコン９．９シリコンｌ
Ｏを形成し、グー１−酸化膜５．ゲート電極６を付して
半導体素子を構成することにより、誘電体分離された半
導体装置が？（）られろ。第７１図はコンプリメンタリ
−ＨｌＦＥＴ（Ｉｎｓ　　ｕｌａｔｅｄ　　Ｇａｔｅ　
　Ｆｉｅｌ、ｄ　　Ｅｆｆｅｃｔ　　Ｔｒａｎｓｊ、５
ｔｏｒ）が形成された半導体装置を示し、ポリシリコン
からなるグー１−電極６をもつｎチャネルＩＧＦＥＴ　
、１．　ｐチャネルＩＧＦＥＴが互いに誘電体分離さオ
１１て形成さ扛でいる。

〔発明の効果〕

以−ヒ説明したように本発明によればポリシリコン使用
のため表面平坦化処理が容易であり、誘電体で分離され
た１こ導体基板にシリコンウェーハの張り合わせ技術を
使用して容易に製造でき、厚さが均一・で精度良くコン
ｌ−Ｄ−ルされた誘電体分離シリコン、―を形成できる
という効果がある。

【図面の簡単な説明】

第１図から第４図は本発明の一実施例を工程順に示１ノ
だ半導体ウェーハの一部分の断面図である。 】−・・・第１のシリコン基板　２・・・酸化膜：う・
・・ポリシリコン　　　４・・・第２のシリコン基板５
・・・ゲート・酸化膜　　　　６・・・ゲ・−１−電極
７・・・ｐ０シリコン　　　　　８・・・ｎ＋シリコン
９・・・ｎシリコン　　　　　１０・・・■）シリコン
】ｌ・・・シリコン層

Claims (1)

【特許請求の範囲】
1. （１）第一のシリコン基板の一主面に溝を設けた後この
   シリコンの表面に二酸化シリコンを形成する工程と、こ
   のシリコン基板の一主面にポリシリコンを形成し上記の
   溝を埋めた後このポリシリコンを研磨して表面を平坦化
   する工程と、前記第一のシリコン基板の一主面と第二の
   シリコン基板を密着し熱処理を施すことにより両板を張
   り合わせる工程と、第一のシリコン基板を他の主面から
   選択研磨を施して前記溝底に形成された二酸化シリコン
   が露出するまで研磨する工程と、前記第一のシリコン基
   板の研磨面に半導体素子を形成する工程とを含むことを
   特徴とする半導体装置の製造方法。