JPH0256012B2 - - Google Patents
Info
- Publication number
- JPH0256012B2 JPH0256012B2 JP58019397A JP1939783A JPH0256012B2 JP H0256012 B2 JPH0256012 B2 JP H0256012B2 JP 58019397 A JP58019397 A JP 58019397A JP 1939783 A JP1939783 A JP 1939783A JP H0256012 B2 JPH0256012 B2 JP H0256012B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal
- circuit
- supply system
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005856 abnormality Effects 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 1
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【発明の詳細な説明】
(1) 発明の属する技術分野の説明
本発明は、電源制御装置に関するもので、特に
電源異常発生に対するデータ・ログ方式に関する
ものである。
電源異常発生に対するデータ・ログ方式に関する
ものである。
(2) 従来技術の説明
電源制御装置においては、電源異常があつた場
合システム保護のためその電源制御装置をパワー
オフするのが一般的である。
合システム保護のためその電源制御装置をパワー
オフするのが一般的である。
従来、この種の電源制御装置は第１図に示すよ
うに電源システム１と電源異常箇所表示素子５−
ｉ（ｉ＝１〜ｎ）とから構成されていた。電源シ
ステム１は第２図に一例を示すように電源制御回
路３と電源回路４−ｉ（ｉ＝１〜ｎ）とにより構
成され、電源回路４−ｉがアラームになると、電
源制御回路３から電源異常箇所表示信号６を送出
し、表示素子５−ｉを点灯させる方法がとられて
いた。
うに電源システム１と電源異常箇所表示素子５−
ｉ（ｉ＝１〜ｎ）とから構成されていた。電源シ
ステム１は第２図に一例を示すように電源制御回
路３と電源回路４−ｉ（ｉ＝１〜ｎ）とにより構
成され、電源回路４−ｉがアラームになると、電
源制御回路３から電源異常箇所表示信号６を送出
し、表示素子５−ｉを点灯させる方法がとられて
いた。
しかし、この方法では異常箇所を示す表示素子
５−ｉを調べる時点で電源システム１はすべにパ
ワー・オフしており、電源システム１がどのよう
な状態の時に異常になつたかがわからず、その原
因究明に多大の時間と労力を必要とするという欠
点があつた。
５−ｉを調べる時点で電源システム１はすべにパ
ワー・オフしており、電源システム１がどのよう
な状態の時に異常になつたかがわからず、その原
因究明に多大の時間と労力を必要とするという欠
点があつた。
また従来の方法では、電源異常の内容を詳しく
知るためには表示素子の数を増加しなければなら
ず、加えて電源回路４−ｉ（ｉ＝１〜ｎ）の数が
増加すると、それに応じて表示素子の数が大幅に
増加することになり、広い実装スペースが必要と
なるばかりでなく、コストも高くなるという欠点
があつた。
知るためには表示素子の数を増加しなければなら
ず、加えて電源回路４−ｉ（ｉ＝１〜ｎ）の数が
増加すると、それに応じて表示素子の数が大幅に
増加することになり、広い実装スペースが必要と
なるばかりでなく、コストも高くなるという欠点
があつた。
(3) 発明の目的の説明
本発明の目的は、マイクロコンピユータを用い
て常時、電源システムの状態を監視し、電源異常
が発生したことを示す電源異常信号をトリガとし
て電源システムの状態を示すデータの更新をスト
ツプし、一方でパワー・オフシーケンスを並行し
て実行することにより上記欠点を解決し、電源シ
ステムの保護を行うとともに、電源異常発生時点
における電源システムの状態を詳細に知ることが
でき、かつ電源回路の数が増加してもスペース及
びコストの面に影響を与えない装置を提供するこ
とにある。
て常時、電源システムの状態を監視し、電源異常
が発生したことを示す電源異常信号をトリガとし
て電源システムの状態を示すデータの更新をスト
ツプし、一方でパワー・オフシーケンスを並行し
て実行することにより上記欠点を解決し、電源シ
ステムの保護を行うとともに、電源異常発生時点
における電源システムの状態を詳細に知ることが
でき、かつ電源回路の数が増加してもスペース及
びコストの面に影響を与えない装置を提供するこ
とにある。
(4) 発明の構成
本発明は、電源回路及び電源制御回路からなる
電源システムと、前記電源回路のアラーム信号及
び前記電源回路と電源制御回路との間の制御信号
を取り込み遂次内部メモリの更新を行い、前記電
源制御回路からの電源異常信号トリガとして内部
メモリの更新を止め、電源異常が発生した時点の
前記電源システムにおけるアラーム信号及び制御
信号を保持するマイクロコンピユータとから構成
したことを特徴とするものである。
電源システムと、前記電源回路のアラーム信号及
び前記電源回路と電源制御回路との間の制御信号
を取り込み遂次内部メモリの更新を行い、前記電
源制御回路からの電源異常信号トリガとして内部
メモリの更新を止め、電源異常が発生した時点の
前記電源システムにおけるアラーム信号及び制御
信号を保持するマイクロコンピユータとから構成
したことを特徴とするものである。
(5) この発明の実施例の説明
次に本発明の実施例について図面を参照して詳
細に説明する。第３図は本発明の一実施例を示す
もので、第３図において、本発明の電源制御装置
は電源システム１とマイクロコンピユータ（以
下、マイコンという）２とから構成されている。
次に電源システム１の一例を示す第４図を参照し
ながら第３図の動作を説明する。
細に説明する。第３図は本発明の一実施例を示す
もので、第３図において、本発明の電源制御装置
は電源システム１とマイクロコンピユータ（以
下、マイコンという）２とから構成されている。
次に電源システム１の一例を示す第４図を参照し
ながら第３図の動作を説明する。
まず、マイコン２は電源制御回路３から電源回
路４−ｉ（ｉ＝１〜ｎ）への信号、例えば電源オ
ン／オフ指示信号、電源回路４−ｉから電源制御
回路３への信号、例えばオン／オフ完了信号、ア
ラーム信号等を電源システム１の状態信号として
取り込み、マイコン２の内部メモリを遂次最新の
状態に更新しつづける。
路４−ｉ（ｉ＝１〜ｎ）への信号、例えば電源オ
ン／オフ指示信号、電源回路４−ｉから電源制御
回路３への信号、例えばオン／オフ完了信号、ア
ラーム信号等を電源システム１の状態信号として
取り込み、マイコン２の内部メモリを遂次最新の
状態に更新しつづける。
電源回路４−ｉでアラームが発生すると、アラ
ーム信号が電源制御回路３に送出されると同時
に、電源システムの状態信号としてマイコン２に
送出される。電源制御回路３ではアラーム信号を
受信すると、電源回路４−ｉに対してオフ指示信
号を送出すると同時に、マイコン２に対して電源
異常信号を送出する。マイコン２では電源制御回
路３からの電源異常信号をトリガとしてマイコン
２の内部メモリの更新をストツプする。
ーム信号が電源制御回路３に送出されると同時
に、電源システムの状態信号としてマイコン２に
送出される。電源制御回路３ではアラーム信号を
受信すると、電源回路４−ｉに対してオフ指示信
号を送出すると同時に、マイコン２に対して電源
異常信号を送出する。マイコン２では電源制御回
路３からの電源異常信号をトリガとしてマイコン
２の内部メモリの更新をストツプする。
従つてマイコン２の内部メモリには電源回路４
−ｉでアラームが発生した瞬間の電源システム全
体の状態信号が保持されることになる。
−ｉでアラームが発生した瞬間の電源システム全
体の状態信号が保持されることになる。
(6) 発明の効果の説明
本発明は以上説明したように、電源回路がアラ
ームになつた時点の電源システムの状態を保持す
るようにしたので、アラームの発生原因を詳細
に、かつ迅速に発見できる効果がある。
ームになつた時点の電源システムの状態を保持す
るようにしたので、アラームの発生原因を詳細
に、かつ迅速に発見できる効果がある。
第１図は、電源異常を表示する従来の方法を示
すブロツク図、第２図は第１図における電源シス
テムの一例を示す回路図、第３図は本発明の一実
施例を示すブロツク図、第４図は第３図における
電源システムの一例を示す回路図である。 １……電源システム、２……マイクロコンピユ
ータ、３……電源制御回路、４−ｉ（ｉ＝１〜ｎ）
……電源回路、７……電源異常信号、８……電源
システムの状態信号。
すブロツク図、第２図は第１図における電源シス
テムの一例を示す回路図、第３図は本発明の一実
施例を示すブロツク図、第４図は第３図における
電源システムの一例を示す回路図である。 １……電源システム、２……マイクロコンピユ
ータ、３……電源制御回路、４−ｉ（ｉ＝１〜ｎ）
……電源回路、７……電源異常信号、８……電源
システムの状態信号。
Claims (1)
- １ 電源回路及び電源制御回路からなる電源シス
テムと、前記電源回路のアラーム信号及び前記電
源回路と電源制御回路との間の制御信号を取り込
み遂次内部メモリの更新を行い、前記電源制御回
路からの電源異常信号をトリガとして内部メモリ
の更新を止め、電源異常が発生した時点の前記電
源システムにおけるアラーム信号及び制御信号を
保持するマイクロコンピユータとから構成したこ
とを特徴とする電源制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58019397A JPS59148531A (ja) | 1983-02-08 | 1983-02-08 | 電源制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58019397A JPS59148531A (ja) | 1983-02-08 | 1983-02-08 | 電源制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59148531A JPS59148531A (ja) | 1984-08-25 |
| JPH0256012B2 true JPH0256012B2 (ja) | 1990-11-29 |
Family
ID=11998137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58019397A Granted JPS59148531A (ja) | 1983-02-08 | 1983-02-08 | 電源制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59148531A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4673824A (en) * | 1986-03-03 | 1987-06-16 | Tektronix, Inc. | Power supply switch circuit |
| JPH01144555A (ja) * | 1987-11-30 | 1989-06-06 | Yokogawa Electric Corp | 高周波誘導結合プラズマ分析計 |
| JP2638257B2 (ja) * | 1990-05-16 | 1997-08-06 | 株式会社ユアサコーポレーション | 制御電源の異常処理回路 |
-
1983
- 1983-02-08 JP JP58019397A patent/JPS59148531A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59148531A (ja) | 1984-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6915441B2 (en) | Computer system with multiple backup management processors for handling embedded processor failure | |
| JPS5868163A (ja) | システム障害検出方式 | |
| JPH04178871A (ja) | 初期化処理装置 | |
| JPH0256012B2 (ja) | ||
| JPS6363935B2 (ja) | ||
| US6122604A (en) | Digital protection circuit for CRT based display systems | |
| JPS6232510A (ja) | シ−ケンサの異常診断装置 | |
| JPH0119184B2 (ja) | ||
| JP2752760B2 (ja) | 電源制御方式 | |
| JP2001075842A (ja) | 異常原因の解析方法 | |
| JP2000347758A (ja) | 情報処理装置 | |
| JPH0414374B2 (ja) | ||
| JPS6242252A (ja) | 通信制御装置切替方式 | |
| JPS63193260A (ja) | 疎結合マルチプロセツサシステムのホストプロセツサ監視方式 | |
| JPS61260315A (ja) | 電源制御方式 | |
| JPS59178556A (ja) | ログアウト方式 | |
| JPH02118844A (ja) | 制御装置の再起動制御方式 | |
| JPS63279311A (ja) | 情報処理装置 | |
| JPS6039964A (ja) | 緊急制御回路の試験方式 | |
| JPH04336633A (ja) | 実装ｐｋｇのｄｉｐ ｓｗ状態読み出し方式 | |
| JPS63257426A (ja) | 情報処理装置 | |
| JPH02210515A (ja) | システムのリセット方式 | |
| JPS6111877A (ja) | マルチプロセツサシステム | |
| JPS6113609B2 (ja) | ||
| JPS5933559A (ja) | コンピユ−タシステムにおける故障表示方式 |