JPH0256617A - ドライバー回路 - Google Patents
ドライバー回路Info
- Publication number
- JPH0256617A JPH0256617A JP63208979A JP20897988A JPH0256617A JP H0256617 A JPH0256617 A JP H0256617A JP 63208979 A JP63208979 A JP 63208979A JP 20897988 A JP20897988 A JP 20897988A JP H0256617 A JPH0256617 A JP H0256617A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- output
- voltage terminal
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はＣＭＯ５集積回路を使用したドライバー回路
に関する。
に関する。
第２図は従来から用いられているドライバー回路の一例
を示したもので、１と２はＣＭＯＳ集積回路（以下、単
に、ＩＣという）である。３はＩＣＩの電源電圧端子（
Ｖｃｃ）であり、４はＩＣ２の電源電圧端子であって、
電ｆｉＥｃ（５ボルト）に接続されている。５は出力許
可制御信号であって、ＩＣＩの出力許可端子に結合され
る。
を示したもので、１と２はＣＭＯＳ集積回路（以下、単
に、ＩＣという）である。３はＩＣＩの電源電圧端子（
Ｖｃｃ）であり、４はＩＣ２の電源電圧端子であって、
電ｆｉＥｃ（５ボルト）に接続されている。５は出力許
可制御信号であって、ＩＣＩの出力許可端子に結合され
る。
６は出力許可制御信号の反転信号であって、ＩＣ２の出
力許可端子に結合される３、７はＣ１の出力信号であり
、８はＩＣ２の出力信号であって、共に出力バスＢＵＳ
に接続されている。
力許可端子に結合される３、７はＣ１の出力信号であり
、８はＩＣ２の出力信号であって、共に出力バスＢＵＳ
に接続されている。
第３図は、ＣＭＯＳｉＣの寄生トランジスタによる等価
回路を示したもので、８は出力端子、１１と１３は抵抗
、１２．１６はトランジスタ、１４はＧＮＤ、１５は同
一電源に接続されているＩＣ等の負荷を示す。
回路を示したもので、８は出力端子、１１と１３は抵抗
、１２．１６はトランジスタ、１４はＧＮＤ、１５は同
一電源に接続されているＩＣ等の負荷を示す。
この構成において、ＩＣＩが出力バスを使用するときは
、出力許可制御信号を「許可」にすると、出力信号７が
出力バスに送出される。この時、ＩＣ２の出力許可端子
へは出力許可制御信号５の反転信号が与えられるので、
ＩＣ２は出力が「許可」されず、出力信号８は出力バス
Ｂｕｓに送出されない。
、出力許可制御信号を「許可」にすると、出力信号７が
出力バスに送出される。この時、ＩＣ２の出力許可端子
へは出力許可制御信号５の反転信号が与えられるので、
ＩＣ２は出力が「許可」されず、出力信号８は出力バス
Ｂｕｓに送出されない。
従来のドライバー回路では、２つのＩＣＩとＩＣ２とが
異なる基板にあり、１つのＩＣが出力バスＢＵＳを使っ
ている間に、他方のＩＣが実装されている基板を入替え
ないといけない場合等、出力バスＢＵＳ上の信号の値が
変化するという問題かった。今、基板の入替え時、電源
電圧端子４に５ボルトが入っていないのに、出力端子８
が「Ｈ」であると、電源電圧端子８から抵抗１１、トラ
ンジスタ１２、抵抗１３を通って、電源電圧端子４へ電
流が流れてしまう。トランジスタ１２がＯＮになると、
トランジスタ１６もＯＮになるので、電流が多量にＧＮ
Ｄ１４に流れて、出力端子８はｒＬＪになってしまう。
異なる基板にあり、１つのＩＣが出力バスＢＵＳを使っ
ている間に、他方のＩＣが実装されている基板を入替え
ないといけない場合等、出力バスＢＵＳ上の信号の値が
変化するという問題かった。今、基板の入替え時、電源
電圧端子４に５ボルトが入っていないのに、出力端子８
が「Ｈ」であると、電源電圧端子８から抵抗１１、トラ
ンジスタ１２、抵抗１３を通って、電源電圧端子４へ電
流が流れてしまう。トランジスタ１２がＯＮになると、
トランジスタ１６もＯＮになるので、電流が多量にＧＮ
Ｄ１４に流れて、出力端子８はｒＬＪになってしまう。
このように、ラッチ・アップが発生すると、電源電圧端
子４に５ボルトが加っても、もう出力端子８はｒＨＪに
はならない。
子４に５ボルトが加っても、もう出力端子８はｒＨＪに
はならない。
この発明はこのうな問題を解消するためになされたもの
で、２つのＩＣが１つのバスを使用する場合に、一方が
他方に影響を及ぼすことのない信頼性の高のドライバー
回路を提供することを目的とする。
で、２つのＩＣが１つのバスを使用する場合に、一方が
他方に影響を及ぼすことのない信頼性の高のドライバー
回路を提供することを目的とする。
この発明は、各ＣＭＯＳ集積回路の電源電圧端子をダイ
オードを介して電源に接続したことものである。
オードを介して電源に接続したことものである。
この発明では、ＩＣの出力端子から電源電圧端子へ電流
が流れた場合でも、ダイオードが、電源電圧端子からＧ
ＮＤへの電流の流れを阻止するので、基板入替時等に、
出力バスの値が「Ｈ」からｒＬＪに変わるようなことは
なくなる。
が流れた場合でも、ダイオードが、電源電圧端子からＧ
ＮＤへの電流の流れを阻止するので、基板入替時等に、
出力バスの値が「Ｈ」からｒＬＪに変わるようなことは
なくなる。
以下、この発明の一実施例を図についで説明する。
第１図において、ＩＣＩの電源電圧端子３はダイオード
９を介して電源Ｅｃに接続され、ＩＣ２の電源電圧端子
４がダイオード１０を介して電源Ｅｃに接続されている
点において、第２図の従来のものと相違する。
９を介して電源Ｅｃに接続され、ＩＣ２の電源電圧端子
４がダイオード１０を介して電源Ｅｃに接続されている
点において、第２図の従来のものと相違する。
この構成において、ＩＣＩとＩＣ２とが異なる基板にあ
り、ＩＣＩが出力バスＢＵＳを使っている間に、ＩＣ２
が実装されている基板を入替えないといけない場合、出
力信号７がｒＨＪである時ＩＣ２の出力端子８へはｒＨ
Ｊが来ているのに、電源電圧端子４へ５ボルトが入るの
が一瞬遅れると、出力端子８から電源電圧端子４へ電流
が流れるが、ダイオードＩＯがあるため、電源電圧端子
４から電ｉＥｃへは電流が流れず、出力バスＢＵＳ上の
値は変化しない。
り、ＩＣＩが出力バスＢＵＳを使っている間に、ＩＣ２
が実装されている基板を入替えないといけない場合、出
力信号７がｒＨＪである時ＩＣ２の出力端子８へはｒＨ
Ｊが来ているのに、電源電圧端子４へ５ボルトが入るの
が一瞬遅れると、出力端子８から電源電圧端子４へ電流
が流れるが、ダイオードＩＯがあるため、電源電圧端子
４から電ｉＥｃへは電流が流れず、出力バスＢＵＳ上の
値は変化しない。
なお、上記実施例では、共通に使用する部分として出力
バスを示したが、入力バスでも同様である。
バスを示したが、入力バスでも同様である。
この発明は以上説明した通り、各ＩＣの電源電圧端子と
電源との間に、ダイオードを接続したので、複数のＩＣ
が共通のバスを使用する場合でも、互いに影響を及ぼす
ことはなく、従来に比して、信頼性を高めることができ
る。
電源との間に、ダイオードを接続したので、複数のＩＣ
が共通のバスを使用する場合でも、互いに影響を及ぼす
ことはなく、従来に比して、信頼性を高めることができ
る。
第１図はこの発明の実施例を示すブロック図、第２図は
従来のドライバー回路を示すブロック図、第３図はＣＭ
ＯＳ集積回路の寄生トランジスタよる等価回路図である
。 図において、１．２−・−０ＭＯ３−ＩＣ，３，４−・
−電源電圧端子、９．１０−・ダイオード、。 なお、図中、同一符号は同一または相当部分を示す。
従来のドライバー回路を示すブロック図、第３図はＣＭ
ＯＳ集積回路の寄生トランジスタよる等価回路図である
。 図において、１．２−・−０ＭＯ３−ＩＣ，３，４−・
−電源電圧端子、９．１０−・ダイオード、。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- 複数のＣＭＯＳ集積回路が共通のバスを用するドライバ
ー回路において、各ＣＭＯＳ集積回路の電源電圧端子が
ダイオードを介して電源に接続されたことを特徴とする
ドライバー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63208979A JPH0256617A (ja) | 1988-08-23 | 1988-08-23 | ドライバー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63208979A JPH0256617A (ja) | 1988-08-23 | 1988-08-23 | ドライバー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0256617A true JPH0256617A (ja) | 1990-02-26 |
Family
ID=16565327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63208979A Pending JPH0256617A (ja) | 1988-08-23 | 1988-08-23 | ドライバー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0256617A (ja) |
-
1988
- 1988-08-23 JP JP63208979A patent/JPH0256617A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5012185A (en) | Semiconductor integrated circuit having I/O terminals allowing independent connection test | |
| JPH084221B2 (ja) | データ処理システムのバス補助回路 | |
| JPH09219637A (ja) | 駆動回路 | |
| JPH04114221A (ja) | コンピュータに於けるキースイツチ入力部の異常検出方法 | |
| JP2623934B2 (ja) | 電流検出回路 | |
| JP3616764B2 (ja) | 電力をパッドを介して集積回路に供給するための回路構成 | |
| JPS62291219A (ja) | プログラム可能な回路装置 | |
| JP4315228B2 (ja) | 半導体集積回路装置 | |
| JP3674448B2 (ja) | 信号入力回路及び信号入出力装置 | |
| JPH06163700A (ja) | 集積回路装置 | |
| JPH01194713A (ja) | 半導体集積回路装置 | |
| JPH04440Y2 (ja) | ||
| JP2560618B2 (ja) | Ｉｃパッケージ | |
| JPS60173639A (ja) | インタ−フエ−ス回路 | |
| JPH0748580B2 (ja) | プリント配線基板の回路 | |
| JPS61274511A (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JPH0353603A (ja) | 入力バッファ回路 | |
| JPH04914A (ja) | 半導体集積回路装置 | |
| JPH025616A (ja) | 出力レベル回路 | |
| JPH02283123A (ja) | 半導体装置 | |
| JPH0462963A (ja) | 半導体装置 | |
| JP2536311B2 (ja) | インタ−フェ−ス回路 | |
| JPH04175675A (ja) | 信号処理装置 | |
| JP2000260947A (ja) | 集積回路 | |
| JP2000036733A (ja) | 終端回路 |