JPH0256860B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、電流注入型乃至直接結合型ジヨゼフ
ソン・スイツチング・ゲートにおいて、そのフア
ン・アウトを多くすることのできるジヨゼフソン
多出力回路に関する。

ジヨゼフソン接合を用いたジヨゼフソン集積回
路はその原理的な高速性、高密度性と低消費電力
の故に将来に亘つて大きい嘱望されているが、そ
の中でも中心的な回路要素はスイツチング・ゲー
トである。このスイツチング・ゲートには、現在
の所、動作原理乃至出力結合関係の相違により、
大別して二通りの型のものが提案されている。一
つは磁束量子干渉型（SQUID型）乃至磁気結合
型と呼ばれるもので、入力信号とこの入力信号に
よりスイツチングする機能部分とはインダクタン
スにより結合されている。他の一つは電流注入型
乃至直接結合型と呼ばれるもので、入力電流は直
接にスイツチング機能部分に注入される。

いづれのスイツチング・ゲートも夫々独自の特
徴を有しているが、高集積密度化、高速化の観点
からすれば、電流注入型スイツチング・ゲートの
方が優位にあると言える。

即ち、電流注入型スイツチング・ゲートは、電
束量子干渉型スイツチング・ゲートにおいて必要
とされるようなインダクタンスを原理的に必要と
しないため、実際に基板上に製作するジヨゼフソ
ン・スイツチング・ゲートの占有面積はその分大
幅に低減することができ、上記した期待される高
積密度化の観点からは極めて有利である。また、
スイツチング・ゲート自体が小型であるというこ
とは、信号の伝搬遅延時間も小さくし得ることを
意味し、高速化を図る上でもまた好ましいことで
ある。勿論、インダクタンスが信号線路に直列に
介挿されることによる時間遅れは一切無いから、
その点でも高速化に寄与することになる。更に、
入力電流が電流の次元で機能部分に直接に注入さ
れるから、所謂オーバ・ドライブも掛け易く、タ
ーン・オン時間の短縮化も容易という利点もあ
る。

このように、電流注入型のジヨゼフソン・スイ
ツチング・ゲートは多くの利点を有するが、この
範疇に入るいづれの構成スイツチング・ゲートも
フアン・アウトが余り多くは採れないという欠点
を有している。もつと、磁束量子干渉型のそれに
おいても、直列フアン・アウトに就いては問題な
いものの、並列フアン・アウトはやはり多くは採
れない。いづれの型のゲートもせいぜい三乃至四
である。

本発明はこのような実情に鑑みて成されたもの
で、上記したように優れた点を多々持つ電流注入
型ジヨゼフソン・スイツチング・ゲートに対し、
その欠点を解消できるジヨゼフソン多出力回路を
提供せんとするものである。即ち、この種の電流
注入型のジヨゼフソン回路系にあつて、前段の発
生した出力電流を並列に多くの後段回路へ出力で
きるようにするもの、換言すれば多フアン・アウ
ト化を図るものである。

本発明の実施例に就いての説明に先立ち、この
種電流注入型ジヨゼフソン・スイツチング・ゲー
トに就いて若干の考察を施す。

この種電流注入型スイツチング・ゲートは既存
のものでも各種あるが、代表的なものを挙げると
AWS，4JL，RCL，RCJL，と各略称される四種
類のものであろう。いづれも良く知られており、
その呼称を挙げれば当業者にはどのような原理構
成のものであるかが直ぐに分るが、ここでその中
の一例とし、第１図に所謂4JLゲート１を示し、
簡単に説明する。

本ゲートは我が国独自の、そして本出願人の開
発になるもので、四つの接合Ｊ１〜Ｊ４で一つの
閉ループが組まれている。

この閉ループ上にあつて、接合の数を二つづつ
とする二点にはゲート端子Tgと接触乃至基準電
位端子Teとが対向的に設けられ、一方の枝回路
中の二つの接合Ｊ１とＪ２の間には入力端子Ti
が設けられている。そして、入力端子Tiと接地
端子Teとの間には、入力抵抗Riが配されるが、
この入力抵抗Riは、以下に記すように、スイツ
チングの過渡期において機能し始め、スイツチン
グ後は入力電流iiをバイパスする機能を持つてい
る。

ゲート端子Tgからゲート電流Igが閉ループ内
に注入されている条件下で動作を説明すると、入
力電流iiの印加により、ゲート電流Igとの相剰効
果で先ず図中左下の接合Ｊ１がそれまでの零電圧
状態から電圧状態にスイツチングする。端的には
通常の接点式スイツチと同様に、線路がこの接合
J1の部分において開いたと考えて良い。

すると、入力電流iiは図面上、右回りにループ
中を転流し、そのため、右側の枝回路中の二つの
直列接合Ｊ３，Ｊ４が略ゞ同時に電圧状態にスイ
ツチする。

この状態が生起すると、ゲート電流Igは最早残
つている最後の接合Ｊ２を介し、入力抵抗Ri中
に流れるしかなく、そのため、その電流で当該接
合Ｊ２も電圧状態にスイツチする。この時点でス
イツチング動作は終了し、閉ループは等価的に回
路から外されたのと同じことになるため、入力電
流iiは専ら入力抵抗Riを介してのみ流れ、一方、
ゲート電流igは出力端子Toから負荷抵抗RLにの
み出力されて行くことになる。

上記動作において、スイツチング後に入出力の
分離が図られていることは重要な要素である。カ
スケードに接続された回路段間の干渉を防ぎ、動
作の確実化を図る上からも是非共必要な要件であ
る。実際にも、この第１図に示した以外の先掲の
他の電流注入型ジヨゼフソン・スイツチング・ゲ
ートにおいても入力抵抗乃至入力電流バイパス抵
抗Riと実質的に同一の機能、配置の抵抗が設け
られるものとなつている。

即ち、第１図示のゲートに代表されるこの種ス
イツチング・ゲートをまとめて模式的に示せば、
結局、第２図Ａ，Ｂのように表すことができる。

第２図Ａは入力端子Tiに入力電流が流れ込ん
でいない時から流れ込んでもスイツチング動作が
完了していない時での状態を模式的に示してお
り、連動して互いに逆方向に開閉動作する一対の
スイツチＳ１，Ｓ２を考え、入力抵抗乃至入力電
流バイパス抵抗Riに並列に挿入されたスイツチ
Ｓ１は閉じているがゲート端子Tgと出力端子To
との間に挿入されたスイツチＳ２は開いている状
態を示している。従つて、入力電流iiは当該閉じ
ているスイツチＳ１を介してのみ接地に流れ、入
力抵抗Riはこの時点では何等の機能も営んでは
ないが、然し、第２図Ｂは、当該入力電流iiによ
り所定のスイツチング動作が生起した状態を模式
的に示しており、スイツチＳ２が閉じてスイツチ
Ｓ１が開き、入力電流iiが専ら入力抵抗Riを介し
てのみを流れるようになると共に、ゲート電流Ig
が閉じたスイツチＳ２を介して出力端子Toから
出力電流ioとして負荷抵抗RLに流されて行く状
態を表している。

本書では、この第２図Ａ，Ｂに示されるような
動作となる入力抵抗付きのジヨゼフソン・スイツ
チング・ゲートを総括して符号１０で取扱い、第
１図に示す4JLゲート１を始め、先に挙げた各種
のゲートその他を含むものとする。

このようなジヨゼフソン・スイツチング・ゲー
ト１０にあつては、負荷抵抗RLとして示される
ような負荷の数を出力端子Toに並列に幾つ継ぐ
ことができるかがフアン・アウト数を表すものと
なる。然して、こうしたスイツチング・ゲート１
０単体では、このフアン・アウト数を大きく採る
ためには当該スイツチング・ゲート１０の電流ゲ
インを大きく採る工夫を施さねばならない。現
に、第１図示のようなスイツチング・ゲート１に
あつては、図中、右側に位置する枝回路中のジヨ
ゼフソン接合Ｊ３，Ｊ４の臨界電流値を左側のジ
ヨゼフソン接合のそれの二乃至三倍程度に採るこ
とによつて電流ゲインを稼いでいる。

然し、このような方策によるのみでは増加させ
得るフアン・アウト数も知られたものである。本
発明はこれに対して回路構成上の工夫で解答を与
えたものである。

第３図は一般化した本発明の基本的な実施例を
示している。即ち、第１図のジヨゼフソン・スイ
ツチング・ゲートのみならず、第２図示にて示さ
れるような動作原理に即する入力抵抗Ri付きの
ジヨゼフソン・スイツチング・ゲート１０であれ
ば等しく適用できる実施例である。

フアン・アウト数を増加させたい前段の回路要
素２は任意であつて、第１図や第２図に示すスイ
ツチング・ゲートは勿論、その他の回路要素であ
つて良い。この前段の出力電流io′を本回路系３
への入力電流iiと考える。そして、必要な出力端
子数乃至フアン・アウトは整数でｎ個とする。

本回路では、必要なフアン・アウト数ｎに応じ
て、既述した適当な構成の入力電流バイパス抵抗
付きの電流注入型ジヨゼフソン・スイツチング・
ゲート１０をｎ個用意する。そして、その各々の
出力端子を合せたものが必要な数ｎの出力端子群
を構成する。便宜的にこれ等スイツチング・ゲー
トに一連の添字を付し、更に夫々のスイツチン
グ・ゲート１０―１〜１０―ｎに付属の各端子及
び各付属の入力抵抗Riにも同一の添字を付して
置く。

構成的な特徴は、第一段目から第ｎ―₁段目に
亘り夫々に付属の入力抵抗Rij（ｊ＝１，２，…
…，ｎ―₁）の接地側乃至基準電位側の端末を、
接地乃至基準電位に直接には落とさず、次の段の
スイツチング・ゲート１０−ｊ＋１（ｊ＝１，
２，…，ｎ―₁）の入力端子Tij＋１に順次的に接
続して行くようにしたことである。そして、前段
の出力電流は第一段目のスイツチング・ゲート１
０−１の入力端子Ti１にのみ直接に入力させ、
また最終段のスイツチング・ゲート１０−ｎに付
属の入力抵抗Rinの他端末をのみ、通常のゲート
構成通りに始めて接地に落としている。従つて、
必要なフアン・アウト数に応じた複数の出力端子
To１，To２，……Tonは並列に備えられるが、
動作の過渡期においてはこれら複数のスイツチン
グ・ゲート１０−１〜１０−ｎは順次的な、時系
列的に見ると直列な動作を為して行く。

即ち、前段の回路要素２から出力電流io′が発
せられて入力電流iiとし本回路系３に入力される
と、先ず第一段目のスイツチング・ゲート１０−
１において既述したスイツチング動作が生起し、
その出力端子To１に出力電流io１が生ずる。と
同時に、先に述べたメカニズムにより、入出力の
分離が図られて、入力電流iiはこの第一段目の入
力電流バイパス抵抗Ri1中に転流する。

すると、今度はその転流した入力電流iiは第二
段目のスイツチング・ゲート１０−２に流入し、
同様にこの第二段目のスイツチング・ゲート１０
−２をスイツチングさせる。従つて、この第二段
目の出力端子To２にも出力電流Io２が発生する
と共に、全く同様にしてこの段でも入出力の分離
が為され、入力電流バイパス抵抗Ri２に入力電
流がバイパスされて行く。従つて、この入力電流
が更に次段のスイツチング・ゲート１０−３を動
作させる、という動作が起こり、以下順次これと
同様の動作を繰返すことにより、結局は最終段の
スイツチング・ゲート１０−ｎまでスイツチング
させることになる。

本回路系３は、以上のように動作原理が明快で
あり、然もその構成は著しく簡単で済む。既存の
スイツチング・ゲート１０に付されている入出力
分離のための抵抗Riの端末を接地から外し、次
段の力端子に接続してやる作業だけで足りる。に
も係らず、必要な数だけの出力分岐を得ることが
できる。尚、フアン・アウト数は実際は出力端子
の数だけではなく、一つのスイツチング・ゲート
１０も既述のように三乃至四のフアン・アウト数
は持つているのが普通であるから、結局、備えた
出力端子Ti１〜Tinの数ｎの三乃至四倍程度はフ
アン・アウト数が有ることになる。

第４図はより具体的な実施例を示している。動
作は第３図に即しての説明をそのまま採用できる
ので再衍することは避けるが、前段回路系２の一
例としての第１図示スイツチング・ゲート１の負
荷抵抗Ｒ１に現れる出力電流をｎ個の端子に並例
に生じさせるようにした回路である。そして、入
力電流バイパス抵抗Riを順次接続して行くため
の複数のスイツチング・ゲート１０−１〜１０−
ｎにも第１図示と原理的に同一の構成のスイツチ
ング・ゲート１を用いている。従つて、この種の
4JLゲートの特長をそのままに、そして入力段の
ゲートに動作上の無理を強いることなく、フア
ン・アウト数を実効的に増加することができ、こ
の種ゲートを用いた集積回路のより一層の発展に
寄与することができる。

【図面の簡単な説明】

第１図は本発明に用いることのできる入力電流
バイパス抵抗Ri付きの入出力分離機能を持つ電
流注入型ジヨゼフソン・スイツチング・ゲートの
一例の概略構成図、第２図はこの種電流注入型ジ
ヨゼフソン・スイツチング・ゲートの動作の説明
図、第３図及び第４図は本発明の実施例の概略構
成図、である。 図中、１は4JLスイツチング・ゲート、２は前
段の回路要素、３は本発明実施例としての回路
系、１０は電流注入型ジヨゼフソン・スイツチン
グ・ゲート、Ri，Ri１，Ri２，……，Rinは入力
電流バイパス抵抗、である。

Claims (1)

1. 【特許請求の範囲】 １ 電流注入型ジヨゼフソン回路系において前段
   の回路要素の発する出力電流を複数の出力端子に
   表すためのジヨゼフソン多出力回路であつて、 必要な出力端子の数ｎに応じて、第一段から第
   ｎ段に亘る同じ数ｎ個の入力電流バイパス抵抗付
   き電流注入型ジヨゼフソン・スイツチング・ゲー
   トを設け、該各段のスイツチング・ゲートの各出
   力端子を上記出力端子とすると共に、 上記前段の出力電流線路を上記ｎ段のスイツチ
   ング・ゲート中の第一段目のスイツチング・ゲー
   トの入力端子に接続し、該第一段目からｎ―１段
   までの上記各入力電流バイパス抵抗の他端末は、
   次段のスイツチング・ゲートの入力端子に接続す
   るようにしたことを特徴とするジヨゼフソン多出
   力回路。