JPH0256933A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体装置の製造方法に関するものであり、
特に、素子、配線等の凹凸パターンを含む半導体基板の
上に、平坦化された層間絶縁膜を形成する方法の改良に
関するものである。

［従来の技術］ 半導体デバイス技術は既にサブミクロン領域に入り、０
．８μｍ程度のデザインルールで４ＭＤＲＡＭも実用化
されようとしている。微細化と同時にデバイスのパター
ンは複雑な形状となり、段差も著しく、アスペクト比が
高くなりつつある。

そのような現在、平坦化技術の重要性は極めて大きい。

第８Ａ図〜第８Ｉ図は、従来の平坦化技術を取入れた、
半導体装置の製造工程を断面図で示したものである。

第８Ａ図を参照して、半導体基板１、たとえばシリコン
半導体基板が準備される。次に、第８Ｂ図を参照して、
半導体基板１の上に、ゲート酸化膜となるべきシリコン
酸化膜２が形成される。シリコン酸化膜２の上に、ゲー
ト電極となるべきポリシリコン層３が形成される。次に
、ポリシリコン層３に、導電性を高めるためのリンがド
ーピングされる。なお、リンをドーピングする代わりに
、リンまたは砒素がドープされたポリシリコンを、シリ
コン酸化膜２の上に堆積してもよい。

次に、第８Ｂ図および第８Ｃ図を参照して、シリコン酸
化膜２およびポリシリコン層３を所望の形状にバターニ
ングすることによって、半導体基板１の上にゲート酸化
膜４とゲート電極５が形成される。

次に、第８Ｄ図を参照して、半導体基板１の主表面にソ
ース／ドレイン領域６を形成するために、Ｂ＋、Ｐ＋ま
たはＡｓ＋の不純物イオン７が半導体基板１の主表面に
注入される。不純物イオンの濃度は約１０〜２０ｍｏ　
１１％である。

その後、第８Ｅ図を参照して、ボロン、リン、砒素など
の不純物を含むシリコン酸化膜からなる層間絶縁膜８が
、ゲート電極５を含む半導体基板１の上に堆積される。

次に、第８Ｆ図を参照して、層間絶縁膜８の表面を平坦
化させるために、リフローと呼ばれる、７００〜１００
０℃程度の温度の熱処理が施される。このリフローによ
り、層間絶縁膜８の表面は平坦化される。

次に、第８Ｇ図を参照して、レジスト９を全面に塗布し
、形成すべきコンタクト領域の上部分に開口部ができる
ように、レジスト９をパターニングする。次に、バター
ニングされたレジスト９をマスクにして、層間絶縁膜８
をエツチングすることによって、層間絶縁膜８にコンタ
クトホール１０が形成される。その後、レジスト９が除
去される。

次に、第８Ｈ図を参照して、コンタクト領域１１の電気
伝導性を高めるために、Ｂ＋、Ｐ＋、ＡＳ＋等の不純物
イオン１２がコンタクト領域１１に注入される。

次に、第８！図を参照して、層間絶縁膜８上に、コンタ
クトホール１０を介して、ソース／ドレイン領域６と電
気的接続をとる配線パターン１３が形成される。

以上述べた方法が、層間絶縁膜の平坦化技術の最も標準
的なものである。

しかしながら、このようにして行なわれる層間絶縁膜の
平坦化技術においては、第８Ｆ図を参照して、層間絶縁
膜８中に注入されている不純物濃度が高く、またリフロ
ー温度も高いので、層間絶縁膜８中に注入された不純物
が、ゲート電極５その他の配線層等に拡散される、とい
う現象が起こり、信頼性上問題があった。

このような問題点を解決するために、特開昭５６−４８
１４０号公報は、第９Ａ図〜第９Ｆ図に示す、層間絶縁
膜の平坦化のための改良技術を開示している。

第９Ａ図を参照して、半導体基板１の主表面にＬＯＧＯ
３酸化膜１４、ゲート酸化膜４、ゲート電極５、ソース
／ドレイン領域６を形成する。次に、第９Ｂ図を参照し
て、半導体基板１の全面に４ｍｏ　１％のリンを含むシ
リコン酸化膜１５ａを堆積し、さらにその上に１０ｍｏ
ｉ％のリンを含むシリコン酸化膜１５ｂを堆積する。こ
うして、シリコン酸化膜１５ａとシリコン酸化膜１５ｂ
とからなる厚い絶縁膜１６が形成される。その後、第９
Ｃ図を参照して、１０００℃の窒素雰囲気中で３０分間
熱処理する。この熱処理は、リフローと呼ばれている。

このりフローにより、厚い絶縁膜１６の表面は平坦化さ
れる。

次に、第９Ｃ図および第９Ｄ図を参照し、厚い絶縁膜１
６を所定の膜厚になるまでエツチングすることによって
、厚い絶縁膜１６から所定の膜厚を有する層間絶縁膜８
を形成する。その後、上記エツチングによってダメージ
を受けた部分１７を、硼酸、リン酸、フッ化水素酸等の
酸を用いてエツチング除去する。その後、第９Ｅ図を参
照して、レジスト９を全面に塗布し、該レジスタ９をパ
タニングする。

次に、第９Ｅ図および第９Ｆ図を参照して、パターニン
グされたレジスト９をマスクにして、層間絶縁膜８にコ
ンタクトホール１０を設け、配線パターン１３を形成す
る。

［発明が解決しようとする課題］ 上述の改良技術によると、絶縁膜１６中に注入される不
純物濃度を低くすることができ、かつリフロー温度も低
くできる。しかしながら、上記改良技術においても、絶
縁膜１６を平坦化させるために、リフロー工程が必ず必
要である。リフローは１０００℃の高温下で行なわれる
ので、絶縁膜１６中に注入されている不純物が多少なり
とも配線層等に拡散する。したがって、この改良技術に
おいても、絶縁膜１６中に注入されている不純物が配線
層等に熱拡散するのを完全に阻止できなかった。また、
この改良技術においては、第９Ｄ図を参照して、エツチ
ングに用いたホウ酸、リン酸、フッ化水素酸等の酸が層
間絶縁膜８の表層部にしみ込み、残るという不都合があ
った。層間絶縁膜の表層部に酸が残ると、フォトレジス
トリと層間絶縁膜８との密着性が低下し、ひいては加工
精度が低下し、問題であった。

それゆえに、この発明の目的は、不純物イオンを配線層
等に拡散させることなく、層間絶縁膜を平坦化できる、
半導体装置の製造方法を提供することにある。

［課題を解決するための手段］ この発明に係る半導体装置の製造方法は、素子、配線等
の凹凸パターンを含む半導体基板の上に、該凹凸パター
ンを平坦化するために必要な膜厚を有する、厚い絶縁膜
を堆積する工程と、上記厚い絶縁膜から所定の膜厚を有
する層間絶縁膜を形成するために、上記厚い絶縁膜を所
定の膜厚になるまでエツチングする工程と、を備える。

この発明においては、さらに、上記層間絶縁膜の表面を
清浄化する工程を備えるのが好ましい。

また、この発明においては、上記厚い絶縁膜の堆積に先
立ち、上記半導体基板上に形成された上記素子、配線等
の凹凸パターンを覆う薄いシリコン酸化膜を形成する工
程を、さらに備えるのが好ましい。

［作用］ この発明によれば、素子、配線等の凹凸パターンを含む
半導体基板の上に、該凹凸パターンを平坦化するために
必要な膜厚を有する、厚い絶縁膜を堆積する工程を備え
ているので、絶縁膜の堆積工程において、既に絶縁膜が
平坦化される。そして、この平坦化された厚い絶縁膜が
所定の膜厚になるまで均一にエツチングされるため、平
坦化された所定の膜厚を有する層間絶縁膜が形成される
。

それゆえに、平坦化のためのりフロー工程は必ずしも必
要でない。また、絶縁膜中に、流動性を向上させるため
の不純物イオンを注入する必要もない。したがって、絶
縁膜の平坦化の際、不純物イオンが配線層等に拡散する
という事態は発生しない。

［実施例コ 以下・、この発明の実施例を図について説明する。

実施例１ 第１Ａ図〜第１Ｊ図は、この発明の第１の実施例に係る
半導体装置の製造工程を断面図で示したものである。

第１Ａ図を参照して、半導体基板またとえばシリコン半
導体基板が準備される。次に゛、第１Ｂ図を参照して、
半導体基板１の上に、ゲート酸化膜となるべきシリコン
酸化膜２が形成される。シリコン酸化膜２上にゲート電
極となるべきポリシリコン層３が形成される。次に、ポ
リシリコン層３には、導電性を高めるためのリンがドー
ピングされる。なお、リンをドーピングする代わりに、
リンまたは砒素がドープされたポリシリコンをシリコン
酸化膜２の上に堆積してもよい。

次に、第１Ｃ図を参照して、シリコン酸化膜２およびポ
リシリコン層３を所望の形状にバターニングすることに
よって、半導体基板１上にゲート酸化膜４とゲート電極
５が形成される。

次に、第１Ｄ図を参照して、半導体基板１の主表面にソ
ース／ドレイン領域を形成するために、Ｂ”、Ｐ＋また
はＡｓ＋の不純物イオン４０が半導体基板１の主表面に
注入される。

次に、第１Ｅ図を参照して、半導体基板１上にシリコン
酸化膜１８を堆積する。シリコン酸化膜１８の膜厚は、
半導体基板１上に形成されたゲート電極５等の凹凸パタ
ーンを平坦化するために必要な膜厚以上にされる。この
膜厚は、層間絶縁膜として必要な膜厚の約１．５倍以上
である。このように厚いシリコン酸化膜１８を半導体基
板１上に堆積すると、凹部が埋められて、シリコン酸化
膜１８の最上層部の表面は平坦化される。

さて、第１Ｆ図の状態で、コンタクトホールを形成する
ことも考えられるが、コンタクトホールが深くなりすぎ
るので、作業性が悪い。そこで、第１Ｅ図および第１Ｆ
図を参照して、シリコン酸化膜１８を所望の膜厚（約３
０００〜８０００人）になるまでエツチング（ウェット
エツチングまたはドライエツチング）する。すると、所
望の膜厚を有する薄い層間絶縁膜１９が得られる。シリ
コン酸化膜１８は既にその表面が平坦化されているので
、これをエッチバックして得た層間絶縁膜１９の表面も
平坦化されている。しかし、層間絶縁膜１９の表面には
、酸および水分が付着し、その表層部にしみ込んでいる
。この酸、水分の存在は、次に塗布されるレジストと層
間絶縁膜１９との密着性を悪くさせる。そこで、第１Ｇ
図を参照して、層間絶縁膜１９の上に新しい膜２０を形
成し、酸、水分を覆い隠す。新しい膜２０としては、シ
リコン酸化膜、シリコン酸窒化膜、シリコン窒化膜また
はこれらの組合わせが選ばれる。なお、新しい膜２０を
層間絶縁膜１９の上に形成する代わりに、熱処理を施す
ことにより、層間絶縁膜１９の上に吸着している水分、
酸を除去し、層間絶縁膜１９の表面を清浄化してもよい
。また、層間絶縁膜１９の表面を、０□プラズマ、０３
アニールによって酸化することによって、その表面に吸
着している酸、水分を除去し、層間絶縁膜１９の表面を
清浄化してもよい。

０□プラズマによる酸化処理は、層間絶縁膜１９が金属
と金属との間に形成される場合に、有意義である。なぜ
なら、このような場合には、高温の熱処理が不可能とな
るからである。

次に、第１Ｈ図を参照して、新しい膜２０が形成された
層間絶縁膜１９の上にレジスト９を形成する。層間絶縁
膜１９の表面が新しい膜２０によって清浄化されている
ので、層間絶縁膜１９とレジスト９との密着性は向上し
、以後の工程の加工精度が向上する。次に、コンタクト
ホールを形成すべき部分に開口部が形成されるように、
レジスト９をパターニングする。

次に、第１Ｈ図および第１Ｉ図を参照して、パターニン
グされたレジスト９をマスクにして、層間絶縁膜１９を
エツチングする。すると、層間絶縁膜１９にコンタクト
ホール゛１０が形成される。

次に、レジスト９が除去される。レジスト９が除去され
た後、コンタクト領域にリンまたはホウ素のイオン１２
が注入される。

その後、第１Ｊ図を参照して、コンタクトホール１０を
含む層間絶縁膜１９の上にアルミ配線パターン１３が形
成される。このアルミ配線パターン１３は、コンタクト
ホール１０を介して、トランジスタのソース／ドレイン
領域６と電気的接続される。以上述べたように、この実
施例では、第１Ｅ図を参照してシリコン酸化膜１８に不
純物イオンが注入されていない。また、リフローと呼ば
れる高温熱処理も行なわない。それゆえに、層間絶縁膜
の平坦化にあたり、従来技術において観察された、不純
物イオンがゲート電極５に拡散するという事態は回避さ
れる。それゆえに、信頼性の高い半導体装置が得られる
。

実施例２ 第２Ａ図〜第２Ｇ図は、この発明の第２の実施例に係る
半導体装置の製造工程を断面図で示したものである。

まず、第１Ａ図〜第１Ｄ図に示す工程が行なわれる。次
に、第２Ａ図を参照して、半導体基板１上に、硼素、リ
ン、砒素などの不純物を含むシリコン酸化膜２２が堆積
される。不純物イオンの濃度は１０ｍａｌ１１％以下に
選ばれる。シリコン酸化膜２２の膜厚は、半導体基板１
上に形成されたゲート電極５の凹凸パターンを平坦化す
るために必要な膜厚以上にされる。この膜厚は、層間絶
縁膜として必要な膜厚の約１．５倍以上である。このよ
うに、厚いシリコン酸化膜１８を半導体基板上に堆積す
ると、凹部が埋められて、シリコン酸化膜１８の最上層
部の表面は平坦化される。

次に、第２Ｂ図を参照して、シリコン酸化膜２２に、い
わゆるリフローと呼ばれる熱処理を施すことによって、
シリコン酸化膜２２の表面の段差部分が十分に平坦化さ
れる、とともに、シリコン酸化膜２２自体が焼締められ
る。リフロー温度は、シリコン酸化膜２２の膜厚が相当
厚いので、６００〜９００℃程度の低い温度で十分であ
る。さて、第２Ｂ図の状態で、コンタクトホールを形成
することも考えられるが、コンタクトホールが深くなり
過ぎるので作業性が悪い。そこで、第２Ｂ図および第２
Ｃ図を参照して、シリコン酸化膜１８を、所望の膜厚（
約３０００〜８０００Ａ）になるまでエツチング（フッ
酸などによるウェットエツチングまたは異方性のドライ
エツチング）する。すると、所望の膜厚を有する薄い層
間絶縁膜１９が得られる。シリコン酸化膜２２は上述の
とおり、十分に平坦化されているので、これをエッチバ
ックして得た層間絶縁膜１９の表面も十分に平坦化され
る。また、リフローを施しているが、このリフローは６
００〜９００℃程度の低い温度で行なわれるので、シリ
コン酸化膜２２中に導入されている不純物は、ゲート電
極５等にほとんど拡散しない。

ところで、層間絶縁膜１９の表面には、エツチング工程
において使用される、酸、水分が付着し、その表層部に
しみ込んでいる。この酸、水分は、次に塗布されるであ
ろうレジストと層間絶縁膜１９との密着性を悪くさせる
。そこで、第２Ｄ図を参照して、層間絶縁膜１９の上に
新しい膜２０を形成し、酸、水分等を覆い隠す。なお、
第１の実施例で述べたと同じように、新しい膜２０を層
間絶縁膜１９の上に形成する代わりに、６００〜９００
℃の熱処理を施すことにより、層間絶縁膜１９の上に吸
着している水分、酸を除去し、層間絶縁膜１９の表面を
清浄化してもよい。また、実施例１と同様に、層間絶縁
膜１９の表面を、０□プラズマ、０．アニールによって
酸化することによって、表面に吸着している酸、水分を
除去してもよい。

なお、層間絶縁膜１９の表面の清浄化を６００〜９００
℃の熱処理によって行なった場合の効果を、第３図を参
照して説明する。第３図において、横軸Ｘはシリコン酸
化膜の膜厚を表わしており、縦軸Ｙはボロン濃度を表わ
している。Ａ点はりフロー後のシリコン酸化膜２２の表
面を表わしており、Ｂ点はエツチング後の層間絶縁膜１
９の表面を表わしている。曲線２３は、第２Ｂ図を参照
して、シリコン酸化膜２２の表面から矢印２５方向にか
けてのボロン濃度のプロファイルを表わしている。曲線
２４は、第２Ｄ図を参照して、層間絶縁膜１９の加熱処
理を施したときの、矢印２６方向にかけてのボロン濃度
のプロファイルを表わしている。さて、曲線２４を参照
して、層間絶縁膜１９の加熱処理を行なうことにより、
その表層部においてボロン濃度は減少する。それゆえに
、後に形成されるべき配線層等にボロンはほとんど拡散
しなくなる。その結果、半導体装置の信頼性が向上する
。

次に、第２Ｅ図に戻って、新しい膜２０が形成された層
間絶縁膜１９の上にレジスト９を形成する。層間絶縁膜
１９の表面が新しい膜２０によって清浄化されているの
で、層間絶縁膜１９とレジスト９との密着性は向上し、
それゆえに、以後の工程の加工精度が向上する。次に、
コンタクトホールを形成すべき部分に開口部が形成され
るように、レジスト９をバターニングする。

次に、第２Ｅ図および第２Ｆ図を参照して、バターニン
グされたレジストリをマスクにして、層間絶縁膜１９を
エツチングすることによって、コンタクトホール１０が
形成される。その後、レジスト９が除去される。レジス
ト９が除去された後、コンタクト領域１１にリンまたは
ホウ素のイオン１２が注入される。

次に、第２Ｇ図を参照して、コンタクトホール１０を含
む層間絶縁膜１９の上にアルミ配線パターン１３を形成
する。このアルミ配線パターン１３は、コンタクトホー
ル１０を介してトランジスタのソース／ドレイン領域６
と電気的接続される。

実施例３ 第４Ａ図〜第４Ｇ図は、この発明の第３の実施例を示し
たものである。

まず、第１Ａ図〜第１Ｄ図に示す工程が行なわれる。次
に、第４Ａ図を参照して、ゲート電極５を含む半導体基
板１の上に薄いシリコン酸化膜２７を形成する。次に、
半導体基板１上に、硼素、リン、砒素などの不純物を含
むシリコン酸化膜２２を堆積する。不純物イオンの濃度
は１０ｍｏ　１％以下に選ばれる。シリコン酸化膜２２
の膜厚は、半導体基板１上に形成されたゲート電極５の
凹凸パターンを平坦化するために必要な膜厚以上にされ
る。この膜厚は、層間絶縁膜として必要な膜厚の約１．
５倍以上である。このように厚いシリコン酸化膜１８を
半導体基板１上に堆積すると凹部が埋められて、シリコ
ン酸化膜２２の最上層部の表面は平坦化される。

次に、第４Ｂ図を参照して、シリコン酸化１ｉ１２２に
、いわゆるリフローと呼ばれる熱処理を施すことによっ
て、シリコン酸化膜２２の表面の段差部分が十分に平坦
化される、とともに、シリコン酸化膜２２自体も焼締め
られる。熱処理のための温度は、シリコン酸化膜２２の
膜厚が高いので、６００〜９００℃位程度の低い温度で
十分である。

さて、第４Ｂ図の状態で、コンタクトホールを形成する
ことも考えられるが、コンタクトホールが深くなり過ぎ
るので作業性が悪い。そこで、第４Ｂ図および第４Ｃ図
を参照して、シリコン酸化膜２２を、所望の膜厚（約３
０００〜８０００Ａ）になるまで、エツチング（ウェッ
トエツチングまたはドライエツチング）する。すると、
所望の膜厚を有する薄い層間絶縁膜１９が得られる。シ
リコン酸化膜２２の表面が平坦化されているので、これ
をエツチングして得た層間絶縁膜１９の表面も平坦化さ
れる。しかし、層間絶縁膜１９の表面には、酸、水分が
付着し、その表層部にしみ込んでいる。この酸および水
分の存在は、次に塗布されるであろうレジストと層間絶
縁膜１９との密着性を悪くさせる。そこで、第４Ｄ図を
参照して、層間絶縁膜１９の上に新しい膜２０を形成し
、酸および水分を覆い隠す。なお、新しい膜２０を層間
絶縁膜１９の上に形成する代わりに、熱処理を施すこと
により、層間絶縁膜１９の上に吸着している水分および
酸を除去し、層間絶縁膜１９の表面を清浄化してもよい
。さらに、層間絶縁膜１つの表面を、０□プラズマまた
はＯ，アニールによって酸化することによって、表面に
吸着している酸および水分を除去してもよい。

次に、第４Ｅ図を参照して、新しい膜２０が形成された
層間絶縁膜１９の上にレジスト９を形成する。層間絶縁
膜１９の表面が新しい膜２０によって清浄化されている
ので、層間絶縁膜１９とレジスト９との密着性は向上し
、以後の工程の加工精度が向上する。次に、コンタクト
ホールを形成すべき部分に開口部が形成されるように、
レジスト９をバターニングする。

次に、第４Ｅ図および第４Ｆ図を参照して、バターニン
グされたレジスト９をマスクにして、層間絶縁膜１９を
エツチングすることによって、コンタクトホール１０が
形成される。その後、レジスト９が除去される。レジス
ト９が除去された後、コンタクト領域１１にリンまたは
ホウ素のイオン１２が注入される。

次に、第４Ｇ図を参照して、コンタクトホール１０を含
む層間絶縁膜１９の上にアルミ配線パターン１３を形成
する。このアルミ配線パターン１３は、コンタクトホー
ル１０を介して、トランジスタのソース／ドレイン領域
６と電気的に接続される。

以上述べたように、この実施例では、第４Ａ図を参照し
て、ゲート電極５を含む半導体基板１の上に薄いシリコ
ン酸化膜２７が形成されているので、シリコン酸化膜２
２中に含まれている不純物イオンは薄いシリコン酸化膜
２７によって遮断され、ゲート電極うおよびソース／ド
レイン領域６に拡散されなくなる。これによって、半導
体装置の信頼性が一層向上する。

実施例４ 第５Ａ図〜第５Ｆ図は、この発明の第４の実施例を示し
たものである。

まず、第１Ａ図〜第１Ｄ図に示す工程が行なわれる。次
に、第５Ａ図を参照して、ゲート電極５を含む半導体基
板１の上に薄いシリコン酸化膜２７を形成する。その後
、半導体基板１の上にシリコン酸化膜１８を堆積する。

シリコン酸化膜１８には不純物は含まれていない。シリ
コン酸化膜１８の膜厚は、半導体基板１上に形成された
ゲート電極５の凹凸パターンを平坦化するために必要な
膜厚以上にされる。この膜厚は、層間絶縁膜として必要
な膜厚の約１．５倍以上である。このように厚いシリコ
ン酸化膜１８を半導体基板１上に堆積すると、四部が埋
められて、シリコン酸化膜１８の最上層部の表面の段差
は平坦化される。

第５Ａ図の状態で、コンタクトホールを形成することも
考えられるが、コンタクトホールが深くなり過ぎるので
作業性が悪い。そこで、第５Ａ図および第５Ｂ図を参照
して、シリコン酸化膜１８を所望の膜厚（約３０００〜
８０００Ａ）になるまでエツチング（ウェットエツチン
グまたはドライエツチング）する。すると、所望の膜厚
を有する薄い層間絶縁膜１９が得られる。シリコン酸化
膜１８の表面が平坦化されているので、これをエツチン
グして得た層間絶縁膜１９の表面も平坦化されている。

しかし、層間絶縁膜１９の表面には、酸および水分が付
着し、これらがその表層部にしみ込んでいる。この酸お
よび水分は、次に塗布されるであろうレジストと層間絶
縁膜１９との密着性を悪くさせる。そこで、第５Ｃ図を
参照して、層間絶縁膜１９の上に、新しい膜２０を形成
し、酸および水分等を覆い隠す。なお、新しい膜２０を
層間絶縁膜１９の上に形成する代わりに、熱処理を施す
ことにより、層間絶縁膜１９の上に吸着している水分、
酸を除去し、層間絶縁膜１９の表面を清浄化してもよい
。また、層間絶縁膜１９の表面を、０□プラズマまたは
Ｏ，アニールによって、酸化することによって、表面に
吸着している酸および水分を除去してもよい。次に、第
５Ｄ図を参照して、新しい膜２０が形成された層間絶縁
膜１９の上にレジスト９を形成する。層間絶縁膜１９の
表面が新しい膜２０によって清浄化されているので、層
間絶縁膜１９とレジストリとの密着性は向上し、以後の
工程の加工精度が向上する。

次に、コンタクトホールを形成すべき部分に開口部が形
成されるように、レジスト９をパターニングする。

次に、第５Ｄ図および第５Ｅ図を参照して、パターニン
グされたレジスト９をマスクにして、層間絶縁膜１９を
エツチングすることによって、コンタクトホール１０が
形成される。その後、レジスト９が除去される。レジス
゛ト９が除去された後、コンタクト領域１１にリンまた
はホウ素のイオン１２が注入される。

次に、第５Ｆ図を参照して、コンタクトホール１０を含
む層間絶縁膜１９の上にアルミ配線パターン１３を形成
する。このアルミ配線パターン１３は、コンタクトホー
ル１０を介して、トランジスタのソース／ドレイン領域
６と電気的に接続される。

この実施例では、第５Ａ図を参照して、ゲート電極５を
含む半導体基板１の上に薄いシリコン酸化膜２７が形成
される。また、厚いシリコン酸化膜１８には不純物が注
入されていない。また、リフロー処理が施されていない
。したがって、ゲート電極５およびソース／ドレイン領
域６に不純物が拡散されるということはない。

実施例５ 第６Ａ図〜第６Ｑ図は、この発明を、多層配線構造を有
する半導体装置の製造方法に適用した第５の実施例であ
る。

第６Ａ図を参照して、半導体基板またとえばシリコン半
導体基板を準備する。次に、第６Ｂ図を参照して、半導
体基板１の上に、ゲート酸化膜となるべきシリコン酸化
膜２が形成される。シリコン酸化膜２の上にゲート電極
となるべきポリシリコン層３が形成される。次に、ポリ
シリコン層３に、導電性を高めるためのリンがドーピン
グされる。なお、リンをドーピングする代わりに、リン
または砒素がドープされたポリシリコンをシリコン酸化
膜２の上に堆積してもよい。

次に、第６Ｂ図および第６Ｃ図を参照して、シリコン酸
化膜を２およびポリシリコン層３を所望の形状にパター
ニングすることによって、半導体基板１の上にゲート酸
化膜４とゲート電極５が形成される。

次に、第６Ｄ図を参照して、半導体基板１の主表面にソ
ース／ドレイン領域６を形成するために、Ｂ＋、Ｐ＋ま
たはＡｓ十の不純物イオン４ｏが半導体基板１の主表面
に注入される。

次に、第６Ｅ図を参照して、半導体基板１上に、硼素、
リン、砒素などの不純物を含むシリコン酸化膜２２を堆
積する。不純物の濃度は１０ｍｏＱ％以下に選ばれる。

シリコン酸化膜２２の膜厚は、半導体基板１上に形成さ
れたゲート電極５の凹凸パターンを平坦化するために必
要な膜厚以上にされる。この膜厚は、層間絶縁膜として
必要な膜厚の約１．５倍以上である。このように厚いシ
リコン酸化膜２２を半導体基板１上に堆積すると、凹部
が埋められて、シリコン酸化膜２２の最上層部の段差部
分は平坦化される。

次に、第６Ｆ図を参照して、シリコン酸化膜２２に、い
わゆるリフローと呼ばれる熱処理を施すことによって、
シリコン酸化膜２２の表面の段差部分が十分に平坦化さ
れるとともに、シリコン酸化膜２２自体が廃線められる
。熱処理のための温度は、シリコン酸化膜２２の膜厚が
相当厚いので、６００〜９００℃程度の低い温度で十分
である。

さて、第６Ｆ図の状態で、コンタクトホールを形成する
ことも考えられるが、コンタクトホールが深くなり過ぎ
るので作業性が悪い。そこで、第６Ｆ図および第６Ｇ図
を参照して、シリコン酸化膜２２を、所望の膜厚（約３
０００〜８０００Ａ）になるまでエツチング（ウェット
エツチングまたはドライエツチング）する。すると、所
望の膜厚を有する薄い層間絶縁膜１９が得られる。シリ
コン酸化膜２２の表面は平坦化されているので、これを
エツチングして得た多層絶縁膜１９の表面も平坦化され
る。しかし、層間絶縁膜１９の表面には、酸および水分
が付着し、これらが層間絶縁膜１９の表層部にしみ込ん
でいる。この酸および水分は、次に塗布されるであろう
レジストと層間絶縁膜１９との密着性を悪くさせる。そ
こで、第６Ｇ図を参照して、層間絶縁膜１９の上に新し
い膜２０を形成し、酸および水分を覆い隠す。なお、新
しい膜を層間絶縁膜１９の上に形成する代わりに、熱処
理を施すことにより、層間絶縁膜１９の上に吸着してい
る水分および酸を除去し、層間絶縁膜１９の表面を清浄
化してもよい。また、層間絶縁膜１９の表面を０２プラ
ズマまたはＯ，アニールによって酸化することによって
、表面に吸着している酸および水分を除去してもよい。

次に、第６Ｈ図を参照して、新しい膜２０が形成された
層間絶縁膜１９の上にレジスト９を形成する。層間絶縁
膜１９の表面が新しい膜によって清浄化されているので
、層間絶縁膜１９とレジスト９との密着性は向上し、以
後の加工精度が向上する。次に、コンタクトホールを形
成すべき部分に開口部が形成されるように、レジスト９
をパタニングする。

次に、第６Ｈ図および第６Ｉ図を参照して、パターニン
グされたレジスト９をマスクにして、層間絶縁膜１９を
エツチングすることによって、コンタクトホール１０が
形成される。その後、レジスト９が除去される。レジス
トリが除去された後、コンタクト領域１１にリンまたは
ホウ素のイオンが注入される。

次に、第６Ｉ図を参照して、コンタクトホール１０を含
む層間絶縁膜１９の上にアルミ配線層２８を形成する。

次に、第６Ｊ図を参照して、アルミ配線層２８を所望の
形状にバターニングすることによって、アルミ配線パタ
ーン１３を形成する。

次に、第６に図を参照して、アルミ配線パターン１３を
含む半導体基板１の上にシリコン酸化膜２９を形成する
。

次に、第６Ｌ図を参照して、半導体基板１上にシリコン
酸化膜１８を堆積する。シリコン酸化膜１８中には、不
純物イオンは含まれていない。シリコン酸化膜１８の膜
厚は、アルミ配線パターン１３の凹凸パターンを平坦化
するために必要な膜厚以上にされる。この膜厚は、層間
絶縁膜として必要な膜厚の約１．５倍以上である。この
ように厚いシリコン酸化膜１８を半導体基板上に堆積す
ると、四部が埋められて、シリコン酸化膜１８の最上層
部の表面の段差は平坦化される。

さて、第６Ｌ図の状態でスルーホールを形成することも
考えられるが、スルーホールが深くなり過ぎるので作業
性が悪い。そこで、第６Ｌ図および第６Ｍ図を参照して
、シリコン酸化膜１８を、所望の膜厚（約３０００〜８
０００Ａ）になるまでエツチング（ウェットエツチング
またはドライエツチング）する。すると、所望の膜厚を
有する薄い層間絶縁膜３０が得られる。シリコン酸化膜
１８の表面は平坦化されているので、これをエツチング
して得た層間絶縁膜３０の表面も平坦化される。しかし
、層間絶縁膜３０の表面には、酸および水分が付着し、
これらが層間絶縁膜３０の表層部にしみ込んでいる。こ
の酸および水分は、次に塗布されるであろうレジストと
層間絶縁膜３０との密着性を悪くさせる。そこで、第６
Ｎ図を参照して、層間絶縁膜３０の上に新しい膜３１を
形成し、酸および水分等を覆い隠す。なお、新しい膜３
１を層間絶縁膜３０の上に形成する代わりに、熱処理を
施すことにより、層間絶縁膜３０の上に吸着している水
分および酸を除去し、層間絶縁膜３０の表面を清浄化し
てもよい。また、層間絶縁膜３０の表面を０２プラズマ
またはＯ，アニールによって酸化することによって、表
面に吸着している酸および水分を除去してもよい。

次に、第６０図を参照して、新しい膜３１が形成された
層間絶縁膜３０の上にレジスト３２を形成する。層間絶
縁膜３０の表面が新しい膜３１によって清浄化されてい
るので、層間絶縁膜３０とレジスト３２との密着性は向
上し、以後の工程の加工精度が向上する。次に、スルー
ホールを形成すべき部分に開口部が形成されるように、
レジスト３２をパターニングする。

次に、第６０図および第６Ｐ図を参照して、パターニン
グされたレジスト３２をマスクにして、層間絶縁膜３０
をエツチングすることによって、スルーホール３３が形
成される。

次に、第６Ｑ図を参照して、スルーホール３３を含む層
間絶縁膜３０の上にアルミ配線パターン３４を形成する
。このアルミ配線パターン３４は、スルーホール３３を
介して、アルミ配線パターン１３と電気的接続される。

この実施例においても、層間絶縁膜１９．３０の平坦化
にあたり、不純物イオンが配線層に拡散するという自体
は回避され、信頼性の高い半導体装置が得られる。

実施例６ 第７Ａ図〜第７Ｆ図は、この発明を多層配線構造を有す
る半導体装置の製造方法に適用した第６の実施例である
。

まず、第６Ａ図〜第６に図に示す工程が行なわれる。次
に、第７Ａ図を参照して、半導体基板１上にシリコン酸
化膜１８を堆積する。シリコン酸化膜１８中には不純物
は含まれていない。シリコン酸化膜１８の膜厚は、アル
ミ配線パターン１３の凹凸パターンを平坦化するために
必要な膜厚以上にされる。この膜厚は、層間絶縁膜とし
て必要な膜厚の約１．５倍以上である。このように厚い
シリコン酸化膜１８を半導体基板１上に堆積すると、凹
部が埋められて、シリコン酸化膜１８の上層部の表面の
段差部は平坦化される。

次に、第７Ｂ図を参照して、シリコン酸化膜１８を、シ
リコン酸化膜２９の平坦部２９ａが露出するまでエツチ
ングする。これによって、アルミ配線パターン１３の四
部が、シリコン酸化膜１８で埋められ、平坦化される。

次に、第７Ｃ図を参照して、プラズマＣＶＤ法により、
シリコン酸化膜３５を半導体基板１の全面に、１００〜
３００ｎｍの厚さに堆積する。次に、第７Ｄ図を参照し
て、シリコン酸化膜３５の上にレジスト９を形成する。

プラズマＣＶＤ法により形成されたシリコン酸化膜３５
の表面は美しい。したがって、シリコン酸化膜３５とレ
ジスト９の密着性は大である。

次に、スルーホールを形成すべき部分に開口部ができる
ように、レジストリをバターニングする。

次に、第７Ｄ図および第７Ｅ図を参照して、バターニン
グされたレジスト９をマスクにして、シリコン酸化膜３
５をエツチングすることによって、スルーホール３３が
形成される。

次に、第７Ｆ図を参照して、スルーホール３３を含むシ
リコン酸化膜３５の上にアルミ配線パターン３４を形成
する。このアルミ配線パターン３４は、スルーホール３
３を介して、アルミ配線パターン１３に電気的接続され
る。

上述のような実施例であっても、層間絶縁膜の平坦化に
あたり、不純物イオンが配線層等に拡散するという事態
が発生しないので、信頼性の高い半導体装置が得られる
。

［発明の効果］ 以上説明したとおり、この発明によれば、素子、配線等
の凹凸パターンを含む半導体基板の上に、該凹凸パター
ンを平坦化するために必要な膜厚を有する、厚い絶縁膜
が堆積されるので、絶縁膜の堆積工程において、既に該
絶縁膜の表面が平坦化されている。そして、この平坦化
された厚い絶縁膜が所定の膜厚になるまで均一にエツチ
ングされるため、平坦化された所定の膜厚を有する層間
絶縁膜が形成される。それゆえに、平坦化のためのりフ
ロー工程は必ずしも必要ではない。また、絶縁膜中に、
流動性を向上させるための不純物イオンを注入する必要
もない。したがって、層間絶縁膜の平坦化の際、不純物
イオンが配線層等に拡散するという事態は発生しない。

その結果、信頼性の高い半導体装置が得られるという効
果を奏する。

【図面の簡単な説明】

第１Ａ図〜第１Ｊ図は、この発明の第１の実施例に係る
半導体装置の製造方法の工程を断面図で示したものであ
る。 第２Ａ図〜第２Ｇ図は、この発明の第２の実施例に係る
、半導体装置の製造方法の工程を断面図で示したもので
ある。 第３図は、第２Ｂ図および第２Ｄ図において、シリコン
酸化膜中のボロン濃度のプロファイルを示したものであ
る。 第４Ａ図〜第４Ｇ図は、この発明の第３の実施例に係る
、半導体装置の製造方法の工程の断面図である。 第５Ａ図〜第５Ｆ図は、この発明の第４の実施例に係る
、半導体装置の製造方法の工程を断面図で示したもので
ある。 第６Ａ図〜第６Ｑ図は、この発明を、多層配線構造を有
する半導体装置の製造方法に適用した、第５の実施例の
工程の断面図である。 第７Ａ図〜第７Ｆ図は、この発明を多層配線構造を有す
る半導体装置の製造方法に適用した、第６の実施例の工
程の断面図である。 第８Ａ図〜第８１図は、第１の従来例に係る半導体装置
の製造方法の工程の断面図である。 第９Ａ図〜第９ダ図は、第２の従来例に係る、半導体装
置の製造方法の工程の断面図である。 図において、１は半導体基板、４はゲート酸化膜、５は
ゲート電極、６はソース／ドレイン領域、１０はコンタ
クトホール、１３は配線パターン、１８はシリコン酸化
膜、１９は層間絶縁膜である。 なお、各図中、同一符号は同一または相当部分を示す。 斗４休養東

Claims (1)

1. 【特許請求の範囲】 素子、配線等の凹凸パターンを含む半導体基板の上に、
   該凹凸パターンを平坦化するために必要な膜厚を有する
   、厚い絶縁膜を堆積する工程と、前記厚い絶縁膜から所
   定の膜厚を有する層間絶縁膜を形成するために、前記厚
   い絶縁膜を所定の膜厚になるまでエッチングする工程と
   、 を備えた半導体装置の製造方法。