JPH0260167A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0260167A JPH0260167A JP21163088A JP21163088A JPH0260167A JP H0260167 A JPH0260167 A JP H0260167A JP 21163088 A JP21163088 A JP 21163088A JP 21163088 A JP21163088 A JP 21163088A JP H0260167 A JPH0260167 A JP H0260167A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- gate electrode
- polysilicon
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 229920005591 polysilicon Polymers 0.000 claims description 28
- 230000007423 decrease Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、絶縁基板ないし絶縁膜上に形成するＭＯＳ型
半導体装置に関する。
半導体装置に関する。
［従来の技術］
従来、絶縁基板ないし絶縁膜上に形成するＭＯＳ型半導
体装置（以下ＴＰＴと略す）では、その電気的特性はチ
ャネル部の半導体層の厚さが薄い程良いことが解ってい
る。一方ソース・ドレイン領域は低い抵抗値にするため
、該領域の半導体層はある程度の厚さが必要である。し
かし通常はチャネル部とソース・ドレイン領域は１層の
同時に形成される半導体層で形成されるため、チャネル
部の半導体層を薄く、且つソース・ドレイン領域の半導
体層を厚くするという２つの条件を同時に満たすことが
できない。そこで従来技術では前記２つの条件を満たす
方法として第２図に示す構造が提案されている。
体装置（以下ＴＰＴと略す）では、その電気的特性はチ
ャネル部の半導体層の厚さが薄い程良いことが解ってい
る。一方ソース・ドレイン領域は低い抵抗値にするため
、該領域の半導体層はある程度の厚さが必要である。し
かし通常はチャネル部とソース・ドレイン領域は１層の
同時に形成される半導体層で形成されるため、チャネル
部の半導体層を薄く、且つソース・ドレイン領域の半導
体層を厚くするという２つの条件を同時に満たすことが
できない。そこで従来技術では前記２つの条件を満たす
方法として第２図に示す構造が提案されている。
第２図において、２０１は絶縁基板、２０２及び２０２
゛はソース・ドレインとなるべき高濃度に不純物が添加
された低抵抗のポリシリコンなどからなる第１の半導体
層、２０３は前記ソース・ドレイン領域とオーバラップ
し且つチャネル層を形成するポリシリコンなどからなる
第２の半導体層、２０４はゲート絶縁膜、２０５はポリ
シリコンなどからなるゲート電極である。第２図に示す
構造における特徴は、チャネル部の半導体層をできるだ
け薄くし、且つソース・ドレイン領域となる半導体層の
抵抗値を十分低くできるよう厚く形成することができる
ことである。
゛はソース・ドレインとなるべき高濃度に不純物が添加
された低抵抗のポリシリコンなどからなる第１の半導体
層、２０３は前記ソース・ドレイン領域とオーバラップ
し且つチャネル層を形成するポリシリコンなどからなる
第２の半導体層、２０４はゲート絶縁膜、２０５はポリ
シリコンなどからなるゲート電極である。第２図に示す
構造における特徴は、チャネル部の半導体層をできるだ
け薄くし、且つソース・ドレイン領域となる半導体層の
抵抗値を十分低くできるよう厚く形成することができる
ことである。
［発明が解決しようとする課題 ］従従来前に
よる第２図に示す構造は、チャネル部の半導体層をでき
るだけ薄くし、且つソース・ドレイン領域となる半導体
層の抵抗値を十分低くできるよう厚く形成することがで
きる。 しかし前記構造においては必ずしもＴＰＴの電
気的特性を良くすることができないという問題点がある
。
よる第２図に示す構造は、チャネル部の半導体層をでき
るだけ薄くし、且つソース・ドレイン領域となる半導体
層の抵抗値を十分低くできるよう厚く形成することがで
きる。 しかし前記構造においては必ずしもＴＰＴの電
気的特性を良くすることができないという問題点がある
。
即ち、第２図においてゲート電極２０５とソース・ドレ
インとなるべき第１の半導体層２０２．２０２゛とはオ
ーバラップしていないために、ソース・ドレイン領域の
一部の膜厚が薄くなり、該領域の抵抗値が高くなり、十
分なＯＮ電流がとれないという問題である。 従って本
発明の目的は、チャネル部の半導体層をできるだけ薄く
し、且つソース・ドレイン領域となる半導体層の抵抗値
を十分低くできるよう厚く形成する構造において＼前記
問題点を解決し、電気的特性の優れたＴＰＴを得る構造
を提案することである。
インとなるべき第１の半導体層２０２．２０２゛とはオ
ーバラップしていないために、ソース・ドレイン領域の
一部の膜厚が薄くなり、該領域の抵抗値が高くなり、十
分なＯＮ電流がとれないという問題である。 従って本
発明の目的は、チャネル部の半導体層をできるだけ薄く
し、且つソース・ドレイン領域となる半導体層の抵抗値
を十分低くできるよう厚く形成する構造において＼前記
問題点を解決し、電気的特性の優れたＴＰＴを得る構造
を提案することである。
［課題を解決するための手段 ］
本発明において前記問題点を解決するための手段は、
（１）絶縁基板の一主面ないし絶縁膜上にＭＯＳ型トラ
ンジスタのソース及びドレインとなる第一の半導体層と
、前記ソース及びドレイン領域に重なり且つチャネル領
域となる第二の半導体層と、前記第二の半導体層の上に
形成された絶縁膜と、前記絶縁膜の上に前記第一の半導
体層と２〜４μｍ重なるゲート電極を有することを特徴
とする。
ンジスタのソース及びドレインとなる第一の半導体層と
、前記ソース及びドレイン領域に重なり且つチャネル領
域となる第二の半導体層と、前記第二の半導体層の上に
形成された絶縁膜と、前記絶縁膜の上に前記第一の半導
体層と２〜４μｍ重なるゲート電極を有することを特徴
とする。
〈２、特許請求の範囲第１項において第一の半導体層、
第二の半導体層及びゲート電極がポリシリコンで形成さ
れていることを特徴とする。
第二の半導体層及びゲート電極がポリシリコンで形成さ
れていることを特徴とする。
［実施例］
本発明の詳細を実施例にもとすき説明する。第３図は本
発明による実施例であり、ＴＦＴデバイスの平面図を示
している。第３図のＸ−Ｘ″にそった断面図を第１図に
示す。第１図及び第３図において、１０１はガラスなど
の絶縁基板、１０２，３０２はソース・ドレイン領域と
なる第１のポリシリコン層でありＣＶＤ法により１２０
０への厚さに形成する。１０３．３０３はソース・ドレ
イン領域及びチャネル領域となる第２のポリシリコン層
でありＣＶＤ法により厚さ９００人に形成する。１０４
はゲート絶縁膜であり熱酸化により１２００人の厚さに
形成する。１０５．３０５はゲート電極となるポリシリ
コン層でありＣＶＤ法により３５００人の厚さに形成す
る。３０６は電極取り出し部となるコンタクトホールで
ある（第１図の断面図にはコンタクトホールは示してい
ない）。前記第１のポリシリコン層は、前記ゲート電極
となるポリシリコン層と、第３図ｄに示すように２〜４
μｍ重なっている。
発明による実施例であり、ＴＦＴデバイスの平面図を示
している。第３図のＸ−Ｘ″にそった断面図を第１図に
示す。第１図及び第３図において、１０１はガラスなど
の絶縁基板、１０２，３０２はソース・ドレイン領域と
なる第１のポリシリコン層でありＣＶＤ法により１２０
０への厚さに形成する。１０３．３０３はソース・ドレ
イン領域及びチャネル領域となる第２のポリシリコン層
でありＣＶＤ法により厚さ９００人に形成する。１０４
はゲート絶縁膜であり熱酸化により１２００人の厚さに
形成する。１０５．３０５はゲート電極となるポリシリ
コン層でありＣＶＤ法により３５００人の厚さに形成す
る。３０６は電極取り出し部となるコンタクトホールで
ある（第１図の断面図にはコンタクトホールは示してい
ない）。前記第１のポリシリコン層は、前記ゲート電極
となるポリシリコン層と、第３図ｄに示すように２〜４
μｍ重なっている。
発明者らはＴＰＴの電気的特性が前記重なり量（第１の
ポリシリコン層とゲート電極の重なり）に強く依存する
ことをＷ１認した。第４図は前記重なり量とＴＰＴのＯ
Ｎ電流の関係を示したものである。第４図において重な
り量がマイナスになっているのは、ゲート電極３０５と
第１のポリシリコン層１０２乃至３０２が離れているこ
とを示している。重なり量が２μｍより小さい値では、
ＯＮ電流が急に小さくなり更に１μｍより小さくなると
ＯＮ電流がゼロになることが解る。この理由は下記のと
おりである。
ポリシリコン層とゲート電極の重なり）に強く依存する
ことをＷ１認した。第４図は前記重なり量とＴＰＴのＯ
Ｎ電流の関係を示したものである。第４図において重な
り量がマイナスになっているのは、ゲート電極３０５と
第１のポリシリコン層１０２乃至３０２が離れているこ
とを示している。重なり量が２μｍより小さい値では、
ＯＮ電流が急に小さくなり更に１μｍより小さくなると
ＯＮ電流がゼロになることが解る。この理由は下記のと
おりである。
従来技術によるＴＰＴの断面図である第２図により説明
する。第２図の製造方法は第１のポリシリコン層２０２
、第２のポリシリコン層２０３を形成した後、ゲート酸
化膜２０４は前記第２のポリシリコン層を熱酸化して形
成する。前記第２のポリシリコン層は熱酸化により膜厚
が減少し残りの膜厚がチャネル層となる。次にゲート電
極２０５を第３のポリシリコン層で形成する。第２図で
示した断面図は前記第３のポリシリコン層の形成までで
あるが、この後ソース・ドレイン領域に不純物を拡散す
るため、ゲート電極をマスクにしてゲート酸化膜をエツ
チングする。このとき第２のポリシリコン層がわずかに
エッチされ膜厚が減少する。次に例えばリンを拡散する
とこの侍史に前記第２のポリシリコン層の膜厚が減少す
る。第２のポリシリコン層はチャネル領域となるためで
きるだけ薄く形成する必要があり、結局第２図において
ゲート電極２０５と第１のポリシリコン層がオーバラッ
プしていない領域でポリシリコン層が極端に薄くなる、
場合によっては該領域でポリシリコンがなくなってしま
うことがある。従って第４図に示すように重なり量がマ
イナスのところでＯＮ電流がゼロになるのである。重な
り量が０〜２μｍの領域では第１のポリシリコンと第３
のポリシリコンのマスク合わせのずれにより、実質的に
重なり量がマイナスとなり、したがってＯＮ電流が小さ
くなる。
する。第２図の製造方法は第１のポリシリコン層２０２
、第２のポリシリコン層２０３を形成した後、ゲート酸
化膜２０４は前記第２のポリシリコン層を熱酸化して形
成する。前記第２のポリシリコン層は熱酸化により膜厚
が減少し残りの膜厚がチャネル層となる。次にゲート電
極２０５を第３のポリシリコン層で形成する。第２図で
示した断面図は前記第３のポリシリコン層の形成までで
あるが、この後ソース・ドレイン領域に不純物を拡散す
るため、ゲート電極をマスクにしてゲート酸化膜をエツ
チングする。このとき第２のポリシリコン層がわずかに
エッチされ膜厚が減少する。次に例えばリンを拡散する
とこの侍史に前記第２のポリシリコン層の膜厚が減少す
る。第２のポリシリコン層はチャネル領域となるためで
きるだけ薄く形成する必要があり、結局第２図において
ゲート電極２０５と第１のポリシリコン層がオーバラッ
プしていない領域でポリシリコン層が極端に薄くなる、
場合によっては該領域でポリシリコンがなくなってしま
うことがある。従って第４図に示すように重なり量がマ
イナスのところでＯＮ電流がゼロになるのである。重な
り量が０〜２μｍの領域では第１のポリシリコンと第３
のポリシリコンのマスク合わせのずれにより、実質的に
重なり量がマイナスとなり、したがってＯＮ電流が小さ
くなる。
第４図において重なり量が大きくなるとＯＮ電流が減少
するのは、チャネル部のポリシリコンの厚い領域が増加
するためである。
するのは、チャネル部のポリシリコンの厚い領域が増加
するためである。
上述したようにソース・ドレインとなる第１のポリシリ
コンとゲート電極となる第３のポリシリコンの重なり量
は、小さすぎても大きすぎてもＴＰＴのＯＮ電流は小さ
くなることが解る。
コンとゲート電極となる第３のポリシリコンの重なり量
は、小さすぎても大きすぎてもＴＰＴのＯＮ電流は小さ
くなることが解る。
最も大きいＯＮ電流を得るためには、前記型なり量を２
〜４μｍとするのがよい。
〜４μｍとするのがよい。
［発明の効果］
本発明によれば、ガラス基板乃至絶縁膜上に電気的特性
の優れたＴＰＴ素子を形成することができる。
の優れたＴＰＴ素子を形成することができる。
第１図は本発明によるＴＰＴの断面図。第２図は従来技
術によるＴＰＴの断面図。第３図は本発明によるＴＰＴ
の平面図。第４図は本発明の根拠を示すものであり、Ｔ
ＰＴ素子構造のパラメータとＴＰＴの電気的特性の関係
図。 １０１．２０１・・・ガラス基板 １０２．２０２．３０２・・・ソース・ドレインとなる
ポリシリコン １０３．２０３．３０３・・・チャネルとなるポリシリ
コン １０４．２０４・・・ゲート絶縁膜 １０５．２０５・・・ゲート電極 以 玉出願人 セ
イコーエプソン株式会社 代理人 弁理士 上樋推管 他１名 重なり量（μｍ）
術によるＴＰＴの断面図。第３図は本発明によるＴＰＴ
の平面図。第４図は本発明の根拠を示すものであり、Ｔ
ＰＴ素子構造のパラメータとＴＰＴの電気的特性の関係
図。 １０１．２０１・・・ガラス基板 １０２．２０２．３０２・・・ソース・ドレインとなる
ポリシリコン １０３．２０３．３０３・・・チャネルとなるポリシリ
コン １０４．２０４・・・ゲート絶縁膜 １０５．２０５・・・ゲート電極 以 玉出願人 セ
イコーエプソン株式会社 代理人 弁理士 上樋推管 他１名 重なり量（μｍ）
Claims (2)
- （１）絶縁基板の一主面ないし絶縁膜上にＭＯＳ型トラ
ンジスタのソース及びドレインとなる第一の半導体層と
、前記ソース及びドレイン領域に重なり且つチャネル領
域となる第二の半導体層と、前記第二の半導体層の上に
形成された絶縁膜と、前記絶縁膜の上に前記第一の半導
体層と２〜４μｍ重なるゲート電極を有することを特徴
とする半導体装置。 - （２）第一の半導体層、第二の半導体層及びゲート電極
がポリシリコンで形成されていることを特徴とする特許
請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21163088A JPH0260167A (ja) | 1988-08-26 | 1988-08-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21163088A JPH0260167A (ja) | 1988-08-26 | 1988-08-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0260167A true JPH0260167A (ja) | 1990-02-28 |
Family
ID=16608957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21163088A Pending JPH0260167A (ja) | 1988-08-26 | 1988-08-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0260167A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61120149A (ja) * | 1984-11-15 | 1986-06-07 | Konishiroku Photo Ind Co Ltd | ハロゲン化銀カラ−写真感光材料 |
| JPS61120154A (ja) * | 1984-11-15 | 1986-06-07 | Konishiroku Photo Ind Co Ltd | ハロゲン化銀カラ−写真感光材料 |
| JPS61141446A (ja) * | 1984-12-14 | 1986-06-28 | Konishiroku Photo Ind Co Ltd | ハロゲン化銀カラ−写真感光材料 |
| KR20030033308A (ko) * | 2001-10-20 | 2003-05-01 | 현대자동차주식회사 | 자동차의 시동 스위치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6225731A (ja) * | 1985-07-26 | 1987-02-03 | Hitachi Ltd | 液晶表示装置の駆動方法 |
| JPS6386573A (ja) * | 1986-09-30 | 1988-04-16 | Seiko Epson Corp | 薄膜トランジスタ |
-
1988
- 1988-08-26 JP JP21163088A patent/JPH0260167A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6225731A (ja) * | 1985-07-26 | 1987-02-03 | Hitachi Ltd | 液晶表示装置の駆動方法 |
| JPS6386573A (ja) * | 1986-09-30 | 1988-04-16 | Seiko Epson Corp | 薄膜トランジスタ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61120149A (ja) * | 1984-11-15 | 1986-06-07 | Konishiroku Photo Ind Co Ltd | ハロゲン化銀カラ−写真感光材料 |
| JPS61120154A (ja) * | 1984-11-15 | 1986-06-07 | Konishiroku Photo Ind Co Ltd | ハロゲン化銀カラ−写真感光材料 |
| JPS61141446A (ja) * | 1984-12-14 | 1986-06-28 | Konishiroku Photo Ind Co Ltd | ハロゲン化銀カラ−写真感光材料 |
| KR20030033308A (ko) * | 2001-10-20 | 2003-05-01 | 현대자동차주식회사 | 자동차의 시동 스위치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5753546A (en) | Method for fabricating metal oxide field effect transistors | |
| JPS5946107B2 (ja) | Ｍｉｓ型半導体装置の製造法 | |
| JPS6070766A (ja) | 半導体装置の製造方法 | |
| JPH03222336A (ja) | 半導体装置の製造方法 | |
| JPS598065B2 (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPS61182267A (ja) | 半導体装置の製造方法 | |
| JPH039572A (ja) | 半導体装置の製造方法 | |
| JPS62211955A (ja) | 半導体装置の製造方法 | |
| JPH03259564A (ja) | 半導体装置の製造方法 | |
| JPH0621369A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JP3099450B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60121769A (ja) | Ｍｉｓ半導体装置の製法 | |
| JPH04206732A (ja) | 薄膜トランジスタ | |
| JPS6248907B2 (ja) | ||
| JPS5916377A (ja) | 半導体装置の製造方法 | |
| JPS61170066A (ja) | 半導体装置およびその製造方法 | |
| JPS60214569A (ja) | Ｍｏｓ型半導体装置 | |
| JPS6345865A (ja) | 浮遊ゲ−ト型ｍｏｓ半導体装置 | |
| JPS58140163A (ja) | 半導体装置の製造方法 | |
| JPS60195972A (ja) | 半導体装置の製造方法 | |
| JPS60254751A (ja) | 半導体装置の製造方法 | |
| JPH04142733A (ja) | 半導体装置の製造方法 | |
| JPS633462A (ja) | 半導体装置の製造方法 | |
| JPH02256242A (ja) | 半導体装置およびその製造方法 | |
| JPH01266766A (ja) | Ｍｉｓ型半導体装置の製造方法 |