JPH0261046B2 - - Google Patents
Info
- Publication number
- JPH0261046B2 JPH0261046B2 JP56150885A JP15088581A JPH0261046B2 JP H0261046 B2 JPH0261046 B2 JP H0261046B2 JP 56150885 A JP56150885 A JP 56150885A JP 15088581 A JP15088581 A JP 15088581A JP H0261046 B2 JPH0261046 B2 JP H0261046B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- voltage
- transistor
- switching circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、負荷に所定の電力を印加する定電圧
電源装置に関し、特に、負荷印加電圧を検出し、
これを設定値と比較して両者の差に応じて負荷へ
の電圧印加位相区間を制御する、フイードバツク
位相制御タイプの定電圧電源装置に関する。
電源装置に関し、特に、負荷印加電圧を検出し、
これを設定値と比較して両者の差に応じて負荷へ
の電圧印加位相区間を制御する、フイードバツク
位相制御タイプの定電圧電源装置に関する。
この種の定電圧電源装置では、スイツチングト
ランジスタ又は格子制御整流素子（サイリスタ：
単方向スイツチング，トライアツク：双方向スイ
ツチング）を負荷と直列に電源に接続し、負荷電
圧又は負荷電流を検出してその時系列平滑値（平
均値又は実効値）を目標値と比較して両者の差、
すなわちエラー量に基づいてスイツチングトラン
ジスタのオン区間又は格子制御整流素子のオン位
相を制御する。定電圧制御の精度は主に、負荷電
力の検出精度に依存する。したがつて従来におい
ては各種の負荷電力検出手段が提案されている
（特公昭49―9818号，特開昭50―50916号，実公昭
52―36204号，実開昭54―7342号，特公昭54―
40873号，特開昭55―150022号，実公昭56―17774
号公報等）。負荷電力検出手段は、従来は負荷に
交流が印加されるため、トランスやフオトカプラ
とされ、これらによつて負荷交流電力系と負荷電
力検出回路とを遮断している。
ランジスタ又は格子制御整流素子（サイリスタ：
単方向スイツチング，トライアツク：双方向スイ
ツチング）を負荷と直列に電源に接続し、負荷電
圧又は負荷電流を検出してその時系列平滑値（平
均値又は実効値）を目標値と比較して両者の差、
すなわちエラー量に基づいてスイツチングトラン
ジスタのオン区間又は格子制御整流素子のオン位
相を制御する。定電圧制御の精度は主に、負荷電
力の検出精度に依存する。したがつて従来におい
ては各種の負荷電力検出手段が提案されている
（特公昭49―9818号，特開昭50―50916号，実公昭
52―36204号，実開昭54―7342号，特公昭54―
40873号，特開昭55―150022号，実公昭56―17774
号公報等）。負荷電力検出手段は、従来は負荷に
交流が印加されるため、トランスやフオトカプラ
とされ、これらによつて負荷交流電力系と負荷電
力検出回路とを遮断している。
負荷印加電圧をトランスで検出する従来例で
は、トランス自身のデメリツトすなわち、重い、
容積をとる等の問題と、負荷電圧に直流分がある
とそれを検出しないので検出誤差を生ずるという
問題がある。フオトカプラを用いる従来例では、
フオトカプラの特性変化、すなわち温度変化およ
び経時変化による検出誤差がある。更に、交流電
源のゼロクロス点でスイツチング素子をオフとし
ゼロクロス点間でオンとして、このオン位相を前
にずらすことにより負荷電力を高くし後にずらす
ことにより負荷電力を低くする電力制御が行なわ
れ、交流半波の略後半期が通電期間となるので、
この種の位相制御を行なう負荷が多くなると、交
流電源の半波の後半期のみに通電電流ピークが現
われて、交流電源電流が歪んで力率が悪化すると
共に、この歪が他の電気機器の運転に悪影響を与
える。
は、トランス自身のデメリツトすなわち、重い、
容積をとる等の問題と、負荷電圧に直流分がある
とそれを検出しないので検出誤差を生ずるという
問題がある。フオトカプラを用いる従来例では、
フオトカプラの特性変化、すなわち温度変化およ
び経時変化による検出誤差がある。更に、交流電
源のゼロクロス点でスイツチング素子をオフとし
ゼロクロス点間でオンとして、このオン位相を前
にずらすことにより負荷電力を高くし後にずらす
ことにより負荷電力を低くする電力制御が行なわ
れ、交流半波の略後半期が通電期間となるので、
この種の位相制御を行なう負荷が多くなると、交
流電源の半波の後半期のみに通電電流ピークが現
われて、交流電源電流が歪んで力率が悪化すると
共に、この歪が他の電気機器の運転に悪影響を与
える。
本発明はこれらの従来の問題点を改善すること
を目的とする。
を目的とする。
上記目的を達成するために本発明においては、
交流電源電圧をダイオードブリツジで全波整流
し、該ダイオードブリツジの直流出力端間に負荷
とトランジスタスイツチング回路を直列に接続し
てそれらに脈動直流電圧を印加し、負荷には抵抗
器を並列に接続してこの抵抗器で負荷電圧を検出
する。そして、位相制御装置により、交流電圧の
ゼロクロス点を導通始点として前記トランジスタ
スイツチング回路を導通とし、前記抵抗の電圧を
設定値と比較して両者の差に応じた位相で前記ト
ランジスタスイツチング回路を非導通とし前記抵
抗の電圧が設定値に合致する方向にトランジスタ
スイツチング回路の非導通位相を移す。
交流電源電圧をダイオードブリツジで全波整流
し、該ダイオードブリツジの直流出力端間に負荷
とトランジスタスイツチング回路を直列に接続し
てそれらに脈動直流電圧を印加し、負荷には抵抗
器を並列に接続してこの抵抗器で負荷電圧を検出
する。そして、位相制御装置により、交流電圧の
ゼロクロス点を導通始点として前記トランジスタ
スイツチング回路を導通とし、前記抵抗の電圧を
設定値と比較して両者の差に応じた位相で前記ト
ランジスタスイツチング回路を非導通とし前記抵
抗の電圧が設定値に合致する方向にトランジスタ
スイツチング回路の非導通位相を移す。
これによれば、装置はトランスを用いる場合よ
りも小型かつ軽量となり、しかも負荷電圧の直流
分も当然検出される。フオトカプラの如き特性変
化が無く、安定かつ高精度の負荷電圧検出がおこ
なわれる。また、トランジスタスイツチング回路
のスイツチングトランジスタのエミツタとコレク
タの一方のみが常時負荷の一端に接続されている
ので、交流の正極電圧印加と負極電圧印加に合わ
せてエミツタとコレクタを交互に負荷に切換接続
する場合にありがちな、スイツチング素子の破壊
を生じない。
りも小型かつ軽量となり、しかも負荷電圧の直流
分も当然検出される。フオトカプラの如き特性変
化が無く、安定かつ高精度の負荷電圧検出がおこ
なわれる。また、トランジスタスイツチング回路
のスイツチングトランジスタのエミツタとコレク
タの一方のみが常時負荷の一端に接続されている
ので、交流の正極電圧印加と負極電圧印加に合わ
せてエミツタとコレクタを交互に負荷に切換接続
する場合にありがちな、スイツチング素子の破壊
を生じない。
また、交流電源のゼロクロス点でスイツチング
トランジスタをオンとしゼロクロス点間でオフと
して、このオフ位相を前にずらすことにより負荷
電力を低くし後にずらすことにより負荷電力を高
くする電力制御が行なわれ、交流半波の略前半期
が通電期間となるので、従来の、後半期が通電期
間となる位相制御を行なう他の負荷がある場合、
交流電源の半波の後半期のみに通電電流を集中さ
せることなく逆に半波の全期間に通電電流を分散
させて交流電流の歪みを補正することになるので
力率が向上し、他の電気機器への悪影響が抑制さ
れる。
トランジスタをオンとしゼロクロス点間でオフと
して、このオフ位相を前にずらすことにより負荷
電力を低くし後にずらすことにより負荷電力を高
くする電力制御が行なわれ、交流半波の略前半期
が通電期間となるので、従来の、後半期が通電期
間となる位相制御を行なう他の負荷がある場合、
交流電源の半波の後半期のみに通電電流を集中さ
せることなく逆に半波の全期間に通電電流を分散
させて交流電流の歪みを補正することになるので
力率が向上し、他の電気機器への悪影響が抑制さ
れる。
本発明の他の目的および特徴は、図面を参照し
た以下の実施例の説明より明らかになろう。
た以下の実施例の説明より明らかになろう。
第１図に本発明の一実施例を示し、その各部の
電圧を第２図に示す。この実施例においては、複
写機の露光ランプが負荷L0であり、これにトラ
ンジスタスイツチング回路１０が接続され、これ
らの負荷L0と回路１０が直列に、全波整流ダイ
オードブリツジDB1の直流出力端間に接続されて
いる。ダイオードブリツジDB1の交流入力端に商
用交流電圧ACが印加される。
電圧を第２図に示す。この実施例においては、複
写機の露光ランプが負荷L0であり、これにトラ
ンジスタスイツチング回路１０が接続され、これ
らの負荷L0と回路１０が直列に、全波整流ダイ
オードブリツジDB1の直流出力端間に接続されて
いる。ダイオードブリツジDB1の交流入力端に商
用交流電圧ACが印加される。
負荷L0にはランプ電圧検出器２０が並列に接
続されている。検出器２０は直列接続された抵抗
R6およびR7で構成され、それらの接続点に負荷
L0の電圧に比例する電圧が現われる。この実施
例では、誤差増幅器３０，反転増幅器３１，実効
値検出回路３２，比較器３３，点灯指令回路３
４，電源同期回路３６およびのこぎり波発生器３
５で位相制御装置が構成されている。商用交流
ACはトランスT1で降圧され、全波整流ダイオー
ドブリツジDB2で整流されて電源同期回路３６お
よびトランジスタスイツチング回路１０に印加さ
れる。一方、商用交流ACはトランスT2で降圧さ
れ全波整流ダイオードブリツジDB3で整流されて
コンデンサンC6およびC7に印加される。なお、
トランスT1，T2の一方を省略し、１つのトラン
スを共用してもよい。これらの要素で構成される
直流電源回路４０の出力は、誤差増幅器３０，反
転増幅器３１，実効値検出器３２，比較器３３，
点灯指令回路３４，のこぎり波発生器３５および
点灯信号発生器５０に印加される。
続されている。検出器２０は直列接続された抵抗
R6およびR7で構成され、それらの接続点に負荷
L0の電圧に比例する電圧が現われる。この実施
例では、誤差増幅器３０，反転増幅器３１，実効
値検出回路３２，比較器３３，点灯指令回路３
４，電源同期回路３６およびのこぎり波発生器３
５で位相制御装置が構成されている。商用交流
ACはトランスT1で降圧され、全波整流ダイオー
ドブリツジDB2で整流されて電源同期回路３６お
よびトランジスタスイツチング回路１０に印加さ
れる。一方、商用交流ACはトランスT2で降圧さ
れ全波整流ダイオードブリツジDB3で整流されて
コンデンサンC6およびC7に印加される。なお、
トランスT1，T2の一方を省略し、１つのトラン
スを共用してもよい。これらの要素で構成される
直流電源回路４０の出力は、誤差増幅器３０，反
転増幅器３１，実効値検出器３２，比較器３３，
点灯指令回路３４，のこぎり波発生器３５および
点灯信号発生器５０に印加される。
次に、第２図を参照しつつ第１図に示す回路各
部の動作を説明する。負荷L0の電圧は抵抗R7で
検出されて増幅器３１で反転されて実効値検出回
路３２に印加される。実効値検出回路３２はその
コンデンサC3に、負荷電圧の実効値を示すレベ
ルの電圧（以下負荷電圧信号という）を生ずる。
負荷電圧信号は誤差増幅器３０に印加される。増
幅器３０は、負荷電圧信号をランプの明るさを指
示する目標信号Vrefと比較して両者の差を示す
極性およびレベルの電圧すなわち誤差信号を発生
して比較器３３の正相入力端（＋）に印加する。
正相入力端（＋）には点灯指令回路３４の出力が
更に印加される。点灯指示信号（プラス定レベ
ル）で点灯指令回路３４のダイオードD12が付勢
されて発光すると、トランジスタTr9がオフに転
じ、比較器３３の演算増幅器OP３の正相入力端
（＋）がアースより遮断される。すなわち、点灯
指令がないときには回路３４が増幅器OP３の正
相入力端（＋）をアースに接続して、誤差信号の
OP３への印加を遮断するが、点灯指令があると
には、誤差信号がOP３に印加される。
部の動作を説明する。負荷L0の電圧は抵抗R7で
検出されて増幅器３１で反転されて実効値検出回
路３２に印加される。実効値検出回路３２はその
コンデンサC3に、負荷電圧の実効値を示すレベ
ルの電圧（以下負荷電圧信号という）を生ずる。
負荷電圧信号は誤差増幅器３０に印加される。増
幅器３０は、負荷電圧信号をランプの明るさを指
示する目標信号Vrefと比較して両者の差を示す
極性およびレベルの電圧すなわち誤差信号を発生
して比較器３３の正相入力端（＋）に印加する。
正相入力端（＋）には点灯指令回路３４の出力が
更に印加される。点灯指示信号（プラス定レベ
ル）で点灯指令回路３４のダイオードD12が付勢
されて発光すると、トランジスタTr9がオフに転
じ、比較器３３の演算増幅器OP３の正相入力端
（＋）がアースより遮断される。すなわち、点灯
指令がないときには回路３４が増幅器OP３の正
相入力端（＋）をアースに接続して、誤差信号の
OP３への印加を遮断するが、点灯指令があると
には、誤差信号がOP３に印加される。
比較器３３の演算増幅器OP３は、のこぎり波
発生器３５の出力ａよりも誤差信号が大であると
きにプラス電圧を生じ、これによりトランジスタ
スイツチング回路１０の発光ダイオードD8を付
勢する。増幅器OP３の出力は、発生器３５の出
力ａが誤差信号よりも高いと負電圧となるので、
ダイオードD8は点灯しない。電源同期回路３６
の発光ダイオードD3は、商用交流ACのゼロクロ
スポイント以外で発光し、のこぎり波発生器３５
はダイオードD3が点灯の間コンデンサC5をチヤ
ージアツプしてD3の発光が止まるとコンデンサ
C5を放電させるので、発生器３５の出力ａは、
ACのゼロクロス点でアースレベルとなり、その
後次のゼロクロス点まで次第にレベルが上昇する
のこぎり波である。それ故OP3の出力はACのゼ
ロクロス点直前から、のこぎり波レベルが誤差信
号レベルを越えるまでプラスレベルで、越えてか
ら次のゼロクロス点直前までマイナスレベルとな
り、トランジスタスイツチング回路１０の発光ダ
イオードD8は、商用交流ACのゼロクロス点直前
からのこぎり波レベルが誤差信号レベルを越える
まで点灯し、越えてから次のゼロクロス点直前ま
で消灯する。
発生器３５の出力ａよりも誤差信号が大であると
きにプラス電圧を生じ、これによりトランジスタ
スイツチング回路１０の発光ダイオードD8を付
勢する。増幅器OP３の出力は、発生器３５の出
力ａが誤差信号よりも高いと負電圧となるので、
ダイオードD8は点灯しない。電源同期回路３６
の発光ダイオードD3は、商用交流ACのゼロクロ
スポイント以外で発光し、のこぎり波発生器３５
はダイオードD3が点灯の間コンデンサC5をチヤ
ージアツプしてD3の発光が止まるとコンデンサ
C5を放電させるので、発生器３５の出力ａは、
ACのゼロクロス点でアースレベルとなり、その
後次のゼロクロス点まで次第にレベルが上昇する
のこぎり波である。それ故OP3の出力はACのゼ
ロクロス点直前から、のこぎり波レベルが誤差信
号レベルを越えるまでプラスレベルで、越えてか
ら次のゼロクロス点直前までマイナスレベルとな
り、トランジスタスイツチング回路１０の発光ダ
イオードD8は、商用交流ACのゼロクロス点直前
からのこぎり波レベルが誤差信号レベルを越える
まで点灯し、越えてから次のゼロクロス点直前ま
で消灯する。
トランジスタスイツチング回路１０において
は、ダイオードD8が点灯している間はフオトト
ランジスタTr1がオン、トランジスタTr2がオフ
でトランジスタTr3のベースに交流ACの降圧整
流電圧が印加されてトランジスタTr3がオンとな
り、したがつてスイツチングトランジスタTr4が
オンとなつて負荷L0に通電する。ダイオードD8
の発光が止まると、フオトトランジスタTr1がオ
フに、トランジスタTr2がオンになり、このトラ
ンジスタTr2がトランジスタTr3のベースをアー
ス接続するのでトランジスタTr3がオフに、した
がつてスイツチングトランジスタTr4がオフにな
り、負荷L0の通電が止まる。以上により、スイ
ツチングトランジスタTr4は商用交流ACのゼロ
クロス点で導通しゼロクロス点間で非導通に転ず
る後位相制御で導通区間が制御され、誤差信号レ
ベルに応じて抵抗R7で検出する負荷電圧の実効
値が目標レベルVrefになるように、負荷L0の通
電が（トランジスタTr4のオフへの切換わり位
相）制御される。
は、ダイオードD8が点灯している間はフオトト
ランジスタTr1がオン、トランジスタTr2がオフ
でトランジスタTr3のベースに交流ACの降圧整
流電圧が印加されてトランジスタTr3がオンとな
り、したがつてスイツチングトランジスタTr4が
オンとなつて負荷L0に通電する。ダイオードD8
の発光が止まると、フオトトランジスタTr1がオ
フに、トランジスタTr2がオンになり、このトラ
ンジスタTr2がトランジスタTr3のベースをアー
ス接続するのでトランジスタTr3がオフに、した
がつてスイツチングトランジスタTr4がオフにな
り、負荷L0の通電が止まる。以上により、スイ
ツチングトランジスタTr4は商用交流ACのゼロ
クロス点で導通しゼロクロス点間で非導通に転ず
る後位相制御で導通区間が制御され、誤差信号レ
ベルに応じて抵抗R7で検出する負荷電圧の実効
値が目標レベルVrefになるように、負荷L0の通
電が（トランジスタTr4のオフへの切換わり位
相）制御される。
スイツチングトランジスタTr4がオンの間点灯
信号発生器５０の抵抗５０と発光ダイオードD4
が、負荷L0と同様にダイオードブリツジDB1の直
流出力端間に接続されることになるので、ダイオ
ードD4が発光する。ダイオードD4が発光すると
フオトトランジスタTr7が導通し、これによりト
ランジスタTr8がオフになる。トランジスタTr8
のエミツタが信号取出端となつており、ここが、
負荷L0に電圧が加わつている間負電位となる。
負荷L0に電圧が加わつていないときにはプラス
電位となる。それ故、点灯信号発生器回路５０は
負荷L0を通電付勢している間、ACの半波毎に１
パルスの双極性パルスを生ずる。このパルスは点
灯モニター信号として利用される。
信号発生器５０の抵抗５０と発光ダイオードD4
が、負荷L0と同様にダイオードブリツジDB1の直
流出力端間に接続されることになるので、ダイオ
ードD4が発光する。ダイオードD4が発光すると
フオトトランジスタTr7が導通し、これによりト
ランジスタTr8がオフになる。トランジスタTr8
のエミツタが信号取出端となつており、ここが、
負荷L0に電圧が加わつている間負電位となる。
負荷L0に電圧が加わつていないときにはプラス
電位となる。それ故、点灯信号発生器回路５０は
負荷L0を通電付勢している間、ACの半波毎に１
パルスの双極性パルスを生ずる。このパルスは点
灯モニター信号として利用される。
なお、この実施例では、負荷電圧検出用の抵抗
R6，R7と実効値検出回路３２の間に反転増幅器
３１を介挿しているが、この反転増幅器３１は省
略しうる。そのようにするときにはたとえば、ダ
イオードブリツジDB1の直流出力プラス端をアー
スより遮断し、トランジスタTr4のコレクタをア
ース接続する。
R6，R7と実効値検出回路３２の間に反転増幅器
３１を介挿しているが、この反転増幅器３１は省
略しうる。そのようにするときにはたとえば、ダ
イオードブリツジDB1の直流出力プラス端をアー
スより遮断し、トランジスタTr4のコレクタをア
ース接続する。
以上の通り本発明によれば、負荷L0とトラン
ジスタスイツチング回路１０との直列回路に商用
交流の全波整流波が印加される。トランジスタス
イツチング回路１０のスイツチングトランジスタ
Tr4は、そのコレクタとエミツタの一方が負荷L0
に、他方が電源DB1の一極に固定接続となり、従
来のようにエミツタとコレクタが交互に負荷に切
換接続されることがないので、スイツチングトラ
ンジスタTr4が破壊することはない。このように
全波整流波DB1を負荷L0およびスイツチングトラ
ンジスタTr4に印加するようにしたので、負荷電
圧の抵抗R6，R7による検出が可能となり、抵抗
器R6，R7で負荷印加電圧の直流分をも検出する。
したがつて、トランスを用いる場合よりも装置が
小形かつ軽量となるばかりでなく、負荷電圧検出
も精度が向上する。また、フオトカプラを負荷に
結合して光変換で負荷電力を検出する従来例と比
較した場合、温度依存性が小さく、経時変化が小
さいという利点がある。
ジスタスイツチング回路１０との直列回路に商用
交流の全波整流波が印加される。トランジスタス
イツチング回路１０のスイツチングトランジスタ
Tr4は、そのコレクタとエミツタの一方が負荷L0
に、他方が電源DB1の一極に固定接続となり、従
来のようにエミツタとコレクタが交互に負荷に切
換接続されることがないので、スイツチングトラ
ンジスタTr4が破壊することはない。このように
全波整流波DB1を負荷L0およびスイツチングトラ
ンジスタTr4に印加するようにしたので、負荷電
圧の抵抗R6，R7による検出が可能となり、抵抗
器R6，R7で負荷印加電圧の直流分をも検出する。
したがつて、トランスを用いる場合よりも装置が
小形かつ軽量となるばかりでなく、負荷電圧検出
も精度が向上する。また、フオトカプラを負荷に
結合して光変換で負荷電力を検出する従来例と比
較した場合、温度依存性が小さく、経時変化が小
さいという利点がある。
また、交流電源のゼロクロス点でスイツチチン
グトランジスタTr4をオンとしゼロクロス点間で
オフとして、このオフ位相を前にずらすことによ
り負荷電力を低くし後にずらすことにより負荷電
力を高くする電力制御が行なわれ、交流半波の略
前半期が通電期間となるので、従来の、後半期が
通電期間となる位相制御を行なう他の負荷がある
場合、交流電源の半波の後半期のみに通電電流を
集中させることがなく逆に半波の全期間に通電電
流を分散させて交流電流の歪みを補正することに
なるので力率が向上し、他の電気機器への悪影響
が抑制される。
グトランジスタTr4をオンとしゼロクロス点間で
オフとして、このオフ位相を前にずらすことによ
り負荷電力を低くし後にずらすことにより負荷電
力を高くする電力制御が行なわれ、交流半波の略
前半期が通電期間となるので、従来の、後半期が
通電期間となる位相制御を行なう他の負荷がある
場合、交流電源の半波の後半期のみに通電電流を
集中させることがなく逆に半波の全期間に通電電
流を分散させて交流電流の歪みを補正することに
なるので力率が向上し、他の電気機器への悪影響
が抑制される。
第１図は本発明の一実施例の構成を示す回路
図、第２図はその各部の電圧波形を示すタイムチ
ヤートである。 １０：トランジスタスイツチング回路（トラン
ジスタスイツチング回路）、２０：ランプ電圧検
出器（抵抗）（30〜60：位相制御装置）、５０：点
灯信号発生器、L0：ランプ（負荷）、DB1：全波
整流ダイオードブリツジ（整流手段）。
図、第２図はその各部の電圧波形を示すタイムチ
ヤートである。 １０：トランジスタスイツチング回路（トラン
ジスタスイツチング回路）、２０：ランプ電圧検
出器（抵抗）（30〜60：位相制御装置）、５０：点
灯信号発生器、L0：ランプ（負荷）、DB1：全波
整流ダイオードブリツジ（整流手段）。
Claims (1)
- 【特許請求の範囲】 １ 交流電圧を全波整流する整流手段； 該整流手段の出力端間に負荷と直列に接続され
たトランジスタスイツチング回路； 前記負荷に並列接続された抵抗；および、 前記交流電圧のゼロクロス点を導通始点として 前記トランジスタスイツチング回路を導通と
し、 前記抵抗の電圧を設定値と比較して両者の差に
応じた位相で前記トランジスタスイツチング回路
を非導通とし前記抵抗の電圧が設定値に合致する
方向にトランジスタスイツチング回路の非導通位
相を移す位相制御装置； を備える定電圧電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15088581A JPS5851319A (ja) | 1981-09-24 | 1981-09-24 | 定電圧電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15088581A JPS5851319A (ja) | 1981-09-24 | 1981-09-24 | 定電圧電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5851319A JPS5851319A (ja) | 1983-03-26 |
| JPH0261046B2 true JPH0261046B2 (ja) | 1990-12-19 |
Family
ID=15506503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15088581A Granted JPS5851319A (ja) | 1981-09-24 | 1981-09-24 | 定電圧電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5851319A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1073988A (en) * | 1975-07-21 | 1980-03-18 | Ludwig Muhlfelder | Precision closed loop roll and yaw control for momentum biased satellites in low inclination orbits |
-
1981
- 1981-09-24 JP JP15088581A patent/JPS5851319A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5851319A (ja) | 1983-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI566637B (zh) | 具有獨立控制之級聯升壓和反相降壓轉換器 | |
| JP4580849B2 (ja) | 力率補正回路 | |
| US9125265B2 (en) | Light-emitting device control circuit | |
| US5572416A (en) | Isolated input current sense means for high power factor rectifier | |
| WO2010011962A1 (en) | Current sensing in a switching power converter | |
| EP2965592A1 (en) | Utilizing secondary-side conduction time parameters of a switching power converter to provide energy to a load | |
| JP3536683B2 (ja) | 高圧電源装置 | |
| US5708572A (en) | Switched-mode power supply | |
| JPH0261046B2 (ja) | ||
| CN110754032B (zh) | 交流-直流转换 | |
| JP3463865B2 (ja) | Ａｃーｄｃコンバータ | |
| JPH10333760A (ja) | 電源回路 | |
| JP3003191B2 (ja) | ランプ点灯装置 | |
| KR20000073180A (ko) | 입력전압의 히스테리시스를 이용한 역률 보상 제어장치 | |
| JP2514925B2 (ja) | 放電灯点灯装置 | |
| US20240072648A1 (en) | Switching control circuit and power factor correction circuit | |
| JP2835666B2 (ja) | 白熱灯用電源装置 | |
| JP2964839B2 (ja) | 電力変換装置 | |
| KR100313992B1 (ko) | 인버터구동제어회로 | |
| JPH07106085A (ja) | 放電灯点灯装置 | |
| JPH019270Y2 (ja) | ||
| JPH0750847Y2 (ja) | 過電圧検出回路 | |
| JPS60198094A (ja) | 定光量光源装置 | |
| US6727663B2 (en) | Circuit arrangement for feeding a load | |
| JPH047668Y2 (ja) |