JPH026232B2 - - Google Patents
Info
- Publication number
- JPH026232B2 JPH026232B2 JP56192848A JP19284881A JPH026232B2 JP H026232 B2 JPH026232 B2 JP H026232B2 JP 56192848 A JP56192848 A JP 56192848A JP 19284881 A JP19284881 A JP 19284881A JP H026232 B2 JPH026232 B2 JP H026232B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel region
- optical trigger
- semiconductor substrate
- trigger signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/26—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having three or more potential barriers, e.g. photothyristors
- H10F30/263—Photothyristors
Landscapes
- Light Receiving Elements (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明はpnpnの４層からなる光トリガ・スイ
ツチング素子の光点弧感度の改良に関する。
ツチング素子の光点弧感度の改良に関する。
光トリガ信号でスイツチングする素子は、第１
図に示すようにpE，nB，pB，nEの連続した４層領
域を具える半導体基体１と、一方の主表面１１に
おいてnE層及びpBの露出面に接触したカソード電
極２と、他方の主表面１２においてpE層の露出面
に接触したアノード電極３と、一方の主表面１１
のnE層のカソード電極２が形成されていない面に
光トリガ信号を照射する手段４とから成つてい
る。
図に示すようにpE，nB，pB，nEの連続した４層領
域を具える半導体基体１と、一方の主表面１１に
おいてnE層及びpBの露出面に接触したカソード電
極２と、他方の主表面１２においてpE層の露出面
に接触したアノード電極３と、一方の主表面１１
のnE層のカソード電極２が形成されていない面に
光トリガ信号を照射する手段４とから成つてい
る。
第１図の構成ではpB層の厚みがnE層の下側で一
様となつている。このpB層の厚みはスイツチング
素子の順方向阻止電圧の大きさに略比例して決ま
る。一方点弧に必要な光トリガ信号の大きさはpB
層の厚みに比例して決まる。したがつて、第１図
の構成では、耐圧が高くなると、それと比例して
光トリガ信号が大きくなるという欠点がある。
様となつている。このpB層の厚みはスイツチング
素子の順方向阻止電圧の大きさに略比例して決ま
る。一方点弧に必要な光トリガ信号の大きさはpB
層の厚みに比例して決まる。したがつて、第１図
の構成では、耐圧が高くなると、それと比例して
光トリガ信号が大きくなるという欠点がある。
本発明の目的は、上記の欠点を除去し、耐圧の
影響を受けず常に略一定大きさの光トリガ信号で
かつ高点孤感度でスイツチングし得る改良され光
トリガ・スイツチング素子を提供することにあ
る。
影響を受けず常に略一定大きさの光トリガ信号で
かつ高点孤感度でスイツチングし得る改良され光
トリガ・スイツチング素子を提供することにあ
る。
かかる目的を奏する本発明光トリガ・スイツチ
ング素子の特徴とするところは、隣接する層が異
なる導電型を有するように形成されたpnpnの連
続した４層を備える半導体基体と、半導体基体表
面においてそれぞれ少なくとも外側層に低抵抗接
触した一対の電極と、一対の電極間をスイツチン
グさせるための光トリガ信号を半導体基体表面に
照射する手段とを有するものにおいて、一方の中
間層と一方の外側層が電極で短絡されており、一
方の中間層内に他方の中間層と同じ導電型を有
し、一端が他方の中間層に連なり他端が一方の中
間層を通り一方の外側層に伸びるチヤンネル領域
を有し、チヤンネル領域の幅を、一方の中間層と
他方の中間層との間のpn接合を主電源電圧で逆
バイアスしたときに形成される空乏層でピンチオ
フするような寸法とし、一方の外側層表面のチヤ
ンネル領域に対応する個所に光トリガ信号を照射
する点にある。
ング素子の特徴とするところは、隣接する層が異
なる導電型を有するように形成されたpnpnの連
続した４層を備える半導体基体と、半導体基体表
面においてそれぞれ少なくとも外側層に低抵抗接
触した一対の電極と、一対の電極間をスイツチン
グさせるための光トリガ信号を半導体基体表面に
照射する手段とを有するものにおいて、一方の中
間層と一方の外側層が電極で短絡されており、一
方の中間層内に他方の中間層と同じ導電型を有
し、一端が他方の中間層に連なり他端が一方の中
間層を通り一方の外側層に伸びるチヤンネル領域
を有し、チヤンネル領域の幅を、一方の中間層と
他方の中間層との間のpn接合を主電源電圧で逆
バイアスしたときに形成される空乏層でピンチオ
フするような寸法とし、一方の外側層表面のチヤ
ンネル領域に対応する個所に光トリガ信号を照射
する点にある。
以下、本発明を実施例として示した図面に基づ
いて説明する。
いて説明する。
第２図及び第３図において、１は互いに反対側
に位置する一対の主表面１１，１２間にnE，pB，
nB，pEの連続した４層を有する半導体基体、２は
一方の主表面１１においてnE層露出面の中央部を
除く個所及びpB層の露出面に低抵抗接触したカソ
ード電極、３は他方の主表面１２においてpE層の
露出面に低抵抗接触したアソード電極、４は光ト
リガ信号を照射する手段である。５は一方の主表
面１１の光トリガ信号の照射個所に対応する個所
において、nBの一部をpB層を貫通してnE層に達す
るまで突出させたチヤネル領域である。このチヤ
ネル領域５は第４図に示すように、アノード電
極・カソード電極間の定格の順方向印加電圧でnB
層とpB層間に形成されているpn接合が逆バイア
スされる時に、全領域が空乏層化されてピンチオ
フ状態になるような幅Ｗに形成されている。空乏
層は６で示す。このように形成すれば、nE層とnB
層が接しても空乏層により電気的に隔離されるの
で、負荷電流iLが流れる心配はない。次にスイツ
チング動作を説明する。手段４により、光トリガ
信号をnE層の露出表面に照射すると光はnE層を通
りチヤネル領域５に入射する。この結果光の量子
数に比例した電子―正孔対がチヤネル領域５に発
生し、チヤネル領域を含むpE，nB，nEダイオード
領域が低インピーダンス状態となつて、ダイオー
ド領域が流れるようになる。さらに引続いて、こ
のダイオード電流により、チヤネル領域５周辺部
pE，nB，pB，nE４層領域がターンオンし、負荷電
流の流れる導通領域が広くなる。第２図及び第３
図に示す構造の素子では、nB層に形成されている
空乏層がチヤネル領域５ではnE層に接しているた
め、光入射面からこの空乏層までの距離をnE層の
厚みまで、すなわち最小約２〜3μｍ程度まで小
さくできる。したがつて、光源からの減衰を少な
くして、チヤネル領域５に入射できるので、素子
を導通状態にするに必要な光エネルギを少なくで
きる特徴がある。またチヤネル領域５を含むpE，
nB，nEダイオード領域を４層構造であるpE，nB，
pB，nE領域の場合に比較して約１／２以上速くタ
ーンオンできる特徴がある。何故ならば、nB層が
高電界であるチヤネル領域５によりnE層に接触し
ているので、光により空乏層内に発生した電子、
正孔のpE層及びnE層方向への走行時間が、pE，
nB，pB，nEサイリスタの場合に比較してpB層内で
の走行時間だけ速くなるからである。
に位置する一対の主表面１１，１２間にnE，pB，
nB，pEの連続した４層を有する半導体基体、２は
一方の主表面１１においてnE層露出面の中央部を
除く個所及びpB層の露出面に低抵抗接触したカソ
ード電極、３は他方の主表面１２においてpE層の
露出面に低抵抗接触したアソード電極、４は光ト
リガ信号を照射する手段である。５は一方の主表
面１１の光トリガ信号の照射個所に対応する個所
において、nBの一部をpB層を貫通してnE層に達す
るまで突出させたチヤネル領域である。このチヤ
ネル領域５は第４図に示すように、アノード電
極・カソード電極間の定格の順方向印加電圧でnB
層とpB層間に形成されているpn接合が逆バイア
スされる時に、全領域が空乏層化されてピンチオ
フ状態になるような幅Ｗに形成されている。空乏
層は６で示す。このように形成すれば、nE層とnB
層が接しても空乏層により電気的に隔離されるの
で、負荷電流iLが流れる心配はない。次にスイツ
チング動作を説明する。手段４により、光トリガ
信号をnE層の露出表面に照射すると光はnE層を通
りチヤネル領域５に入射する。この結果光の量子
数に比例した電子―正孔対がチヤネル領域５に発
生し、チヤネル領域を含むpE，nB，nEダイオード
領域が低インピーダンス状態となつて、ダイオー
ド領域が流れるようになる。さらに引続いて、こ
のダイオード電流により、チヤネル領域５周辺部
pE，nB，pB，nE４層領域がターンオンし、負荷電
流の流れる導通領域が広くなる。第２図及び第３
図に示す構造の素子では、nB層に形成されている
空乏層がチヤネル領域５ではnE層に接しているた
め、光入射面からこの空乏層までの距離をnE層の
厚みまで、すなわち最小約２〜3μｍ程度まで小
さくできる。したがつて、光源からの減衰を少な
くして、チヤネル領域５に入射できるので、素子
を導通状態にするに必要な光エネルギを少なくで
きる特徴がある。またチヤネル領域５を含むpE，
nB，nEダイオード領域を４層構造であるpE，nB，
pB，nE領域の場合に比較して約１／２以上速くタ
ーンオンできる特徴がある。何故ならば、nB層が
高電界であるチヤネル領域５によりnE層に接触し
ているので、光により空乏層内に発生した電子、
正孔のpE層及びnE層方向への走行時間が、pE，
nB，pB，nEサイリスタの場合に比較してpB層内で
の走行時間だけ速くなるからである。
上述した効果は、厚いpB層を必要とする従来の
高耐圧素子の場合に比較して、著しく大きくな
る。
高耐圧素子の場合に比較して、著しく大きくな
る。
第５図は、nB層の不純物濃度が１×1014cm-3、
厚みが5μｍ、チヤネル領域５の幅が2μｍでチヤ
ネル領域５の長さが75μｍと10μｍの場合、アノ
ード電極・カソード電極間に65Vの電圧を印加し
た状態でのチヤネル領域５の中心部を通る電位分
布を、半導体の基本方程式（ポアソン方程式、キ
ヤリヤの流れの連続式）を数値計算して解き、求
めた結果である。チヤネル領域５内に負の電位す
なわちnE層からnB層へ流れる電子に対する障壁が
形成されており、阻止状態になつている。この障
壁はチヤネル領域の幅を狭くすることにより、ま
たチヤネル領域を長くすることにより、高くな
る。
厚みが5μｍ、チヤネル領域５の幅が2μｍでチヤ
ネル領域５の長さが75μｍと10μｍの場合、アノ
ード電極・カソード電極間に65Vの電圧を印加し
た状態でのチヤネル領域５の中心部を通る電位分
布を、半導体の基本方程式（ポアソン方程式、キ
ヤリヤの流れの連続式）を数値計算して解き、求
めた結果である。チヤネル領域５内に負の電位す
なわちnE層からnB層へ流れる電子に対する障壁が
形成されており、阻止状態になつている。この障
壁はチヤネル領域の幅を狭くすることにより、ま
たチヤネル領域を長くすることにより、高くな
る。
第６図は、第５図の場合に対応する順方向阻止
特性である。チヤネル領域の長さが10μｍの場
合、アノード電極・カソード電極間印加電圧VAK
＝150Vでのリーク電流は1.2×10-7Ａ／cm2であり
非常に小さい。チヤネル領域の長さが7.5μｍでは
３×10-5Ａ／cm2であり小さい。このように第２図
及び第３図の構造により目標の耐圧が得られかつ
光点弧感度の高い高速光トリガスイツチング素子
を実現できる。
特性である。チヤネル領域の長さが10μｍの場
合、アノード電極・カソード電極間印加電圧VAK
＝150Vでのリーク電流は1.2×10-7Ａ／cm2であり
非常に小さい。チヤネル領域の長さが7.5μｍでは
３×10-5Ａ／cm2であり小さい。このように第２図
及び第３図の構造により目標の耐圧が得られかつ
光点弧感度の高い高速光トリガスイツチング素子
を実現できる。
第７図は、本発明の他の実施例である。第７図
ａの実施例では、第２図及び第３図に示す実施例
において、チヤネル領域５とnE層との間にpB層よ
りも薄いｐ型半導体層７を形成したことを特徴と
している。このｐ層７を設けることにより、チヤ
ネル領域５の幅を広くしても、またpB層の厚みを
薄くしても、目標の耐圧が得られる。したがつ
て、この実施例は、チヤネル領域の幅を広くし
て、有効な光入射面積を広くする場合、或いはpB
を薄くする場合に適している。
ａの実施例では、第２図及び第３図に示す実施例
において、チヤネル領域５とnE層との間にpB層よ
りも薄いｐ型半導体層７を形成したことを特徴と
している。このｐ層７を設けることにより、チヤ
ネル領域５の幅を広くしても、またpB層の厚みを
薄くしても、目標の耐圧が得られる。したがつ
て、この実施例は、チヤネル領域の幅を広くし
て、有効な光入射面積を広くする場合、或いはpB
を薄くする場合に適している。
第７図ｂの実施例は、第７図ａに示す薄いｐ型
半導体層７を形を変えて、同等の効果が得られる
ようにしたものである。この構造は例えばpB層を
拡散で形成する場合、ｐ型不純物を拡散する時の
半導体基体１の一方の主表面面１１の露出部間隙
を狭くして両側からの横方向拡散が光トリガ信号
の照射される表面下で重なり合うようにして、薄
く、かつ不純物濃度の低いｐ型半導体層に相当す
るｐ層７ａを形成して実現される。即ち、ｐ層７
ａはpB層を作る時に同時に形成できるのである。
半導体層７を形を変えて、同等の効果が得られる
ようにしたものである。この構造は例えばpB層を
拡散で形成する場合、ｐ型不純物を拡散する時の
半導体基体１の一方の主表面面１１の露出部間隙
を狭くして両側からの横方向拡散が光トリガ信号
の照射される表面下で重なり合うようにして、薄
く、かつ不純物濃度の低いｐ型半導体層に相当す
るｐ層７ａを形成して実現される。即ち、ｐ層７
ａはpB層を作る時に同時に形成できるのである。
第８図は、第７図ａの実施例において、pB層の
厚みを5μｍ、表面不純物濃度を１×1018cm-3、nB
層の厚みを5μｍ、不純物濃度を１×1014cm-3、ｐ
層７の厚みを2μｍ、表面不純物濃度を５×1015cm
−３とした場合の順方向阻止特性の一例である。チ
ヤネル領域５の長さを5μｍと短かくしても、チ
ヤネル領域５の幅が2μｍでは150Vを阻止できる。
またチヤネル領域５の幅を11μｍと広くしても
100Vを阻止できる。この場合ｐ層７の厚みが2μ
ｍと薄いので光源４からの光は途中で減衰するこ
となくチヤネル領域５に入射する。またｐ層が
2μｍと薄いので、pE，nB，pB，nEの４層領域を点
弧するに必要な光の強度を小さくできる。この効
果は、pB層を厚くする必要のある高耐圧スイツチ
ング素子の場合に、非常に大きい。例えば、pB層
のライフタイムが0.5μsの場合、pB層の厚みが
100μｍから30μｍに薄くなると、最小点弧光入力
は１／６に減少す。このように本発明では、薄い
ｐ層７をチヤネル領域５上に設け、チヤネル領域
５をアノード電極・カソード電極間電圧でピンチ
オフ状態とすることにより、光点弧感度の大きい
高耐圧スイツチング素子を実現できる。
厚みを5μｍ、表面不純物濃度を１×1018cm-3、nB
層の厚みを5μｍ、不純物濃度を１×1014cm-3、ｐ
層７の厚みを2μｍ、表面不純物濃度を５×1015cm
−３とした場合の順方向阻止特性の一例である。チ
ヤネル領域５の長さを5μｍと短かくしても、チ
ヤネル領域５の幅が2μｍでは150Vを阻止できる。
またチヤネル領域５の幅を11μｍと広くしても
100Vを阻止できる。この場合ｐ層７の厚みが2μ
ｍと薄いので光源４からの光は途中で減衰するこ
となくチヤネル領域５に入射する。またｐ層が
2μｍと薄いので、pE，nB，pB，nEの４層領域を点
弧するに必要な光の強度を小さくできる。この効
果は、pB層を厚くする必要のある高耐圧スイツチ
ング素子の場合に、非常に大きい。例えば、pB層
のライフタイムが0.5μsの場合、pB層の厚みが
100μｍから30μｍに薄くなると、最小点弧光入力
は１／６に減少す。このように本発明では、薄い
ｐ層７をチヤネル領域５上に設け、チヤネル領域
５をアノード電極・カソード電極間電圧でピンチ
オフ状態とすることにより、光点弧感度の大きい
高耐圧スイツチング素子を実現できる。
第９図及び第１０図は、第２図及び第３図に示
すスイツチング素子を同一の半導体基板内に多数
並列配置した場合の一例である。チヤネル領域５
を広くして、光点弧によるターンオン領域が広く
なるようにしてある。この目的のためには、カソ
ード電極側から見たチヤネル領域５のパターンは
円状、放射状、或はその他任意の形状にできる。
すスイツチング素子を同一の半導体基板内に多数
並列配置した場合の一例である。チヤネル領域５
を広くして、光点弧によるターンオン領域が広く
なるようにしてある。この目的のためには、カソ
ード電極側から見たチヤネル領域５のパターンは
円状、放射状、或はその他任意の形状にできる。
第１１図及び第１２図は本発明の他の実施例で
ある。第９図及び第１０図の実施例と比べて、カ
ソード電極２の構造が異なるのみである。この実
施例では、nE層の中央部の全表面にカソード電極
２が接続されていない。光がチヤネル領域５を囲
んでいるpE，nB，pB，nE４層領域にも入射するの
で、この４層領域が速くターンオンする。したが
つて、立ち上がりの速い電流をスイツチング素子
に流すことができる。
ある。第９図及び第１０図の実施例と比べて、カ
ソード電極２の構造が異なるのみである。この実
施例では、nE層の中央部の全表面にカソード電極
２が接続されていない。光がチヤネル領域５を囲
んでいるpE，nB，pB，nE４層領域にも入射するの
で、この４層領域が速くターンオンする。したが
つて、立ち上がりの速い電流をスイツチング素子
に流すことができる。
第１３図は、本発明の他の実施例である。第２
図及び第３図に示す実施例を増幅形ゲート方式を
採用したスイツチング素子の補助スイツチング素
子部分ThAに応用した一例である。ThMは主スイ
ツチング素子である。光点弧感度の大きい、しか
もターンオン時の順電流上昇率耐量の大きい光ト
リガ・スイツチング装置を実現できる。
図及び第３図に示す実施例を増幅形ゲート方式を
採用したスイツチング素子の補助スイツチング素
子部分ThAに応用した一例である。ThMは主スイ
ツチング素子である。光点弧感度の大きい、しか
もターンオン時の順電流上昇率耐量の大きい光ト
リガ・スイツチング装置を実現できる。
第１４図は、第７図に示す実施例を、増幅形ゲ
ート方式を採用したスイツチング素子の補助スイ
ツチング素子部分ThAとして使用した場合であ
る。第１３図の場合と同様な効果が得られる。さ
らに、第９図及び第１０図並びに第１１図及び第
１２図の実施例を増幅形ゲート方式を採用した素
子の補助素子部分として利用することにより、タ
ーンオン時の順電流上昇率耐量の大きい光トリ
ガ・スイツチング装置を実現できる。
ート方式を採用したスイツチング素子の補助スイ
ツチング素子部分ThAとして使用した場合であ
る。第１３図の場合と同様な効果が得られる。さ
らに、第９図及び第１０図並びに第１１図及び第
１２図の実施例を増幅形ゲート方式を採用した素
子の補助素子部分として利用することにより、タ
ーンオン時の順電流上昇率耐量の大きい光トリ
ガ・スイツチング装置を実現できる。
なお、光源４の代りに、γ線、α線等の電子―
正孔対発生源を用いた場合も同様な効果が得られ
ることは云うまでもない。
正孔対発生源を用いた場合も同様な効果が得られ
ることは云うまでもない。
第１図は従来の光トリガ・スイツチング素子の
概略断面図、第２図は本発明光トリガ・スイツチ
ング素子の一実施例を示す概略平面図、第３図は
第２図の―線に沿う断面図、第４図は第３図
の素子の阻止状態での断面図、第５図は第４図の
チヤネル領域の中心部を通る電位分布図、第６図
は第２図及び第３図の素子の順方向阻止特性図、
第７図ａ，ｂはそれぞれ本発明の他の実施例を示
す断面図、第８図は第７図ａの素子の順方向阻止
特性図、第９図は本発明の別な実施例を示す平面
図、第１０図は第９図の―線に沿う断面図、
第１１図は本発明の更に他の実施例を示す平面
図、第１２図は第１１図のXII―XII線に沿う断面
図、第１３図は本発明の更に別の実施例を示す断
面図、第１４図は本発明の異なる実施例を示す断
面図である。 １…半導体基体、２…カソード電極、３…アノ
ード電極、４…光トリガ信号の照射手段、５…チ
ヤネル領域。
概略断面図、第２図は本発明光トリガ・スイツチ
ング素子の一実施例を示す概略平面図、第３図は
第２図の―線に沿う断面図、第４図は第３図
の素子の阻止状態での断面図、第５図は第４図の
チヤネル領域の中心部を通る電位分布図、第６図
は第２図及び第３図の素子の順方向阻止特性図、
第７図ａ，ｂはそれぞれ本発明の他の実施例を示
す断面図、第８図は第７図ａの素子の順方向阻止
特性図、第９図は本発明の別な実施例を示す平面
図、第１０図は第９図の―線に沿う断面図、
第１１図は本発明の更に他の実施例を示す平面
図、第１２図は第１１図のXII―XII線に沿う断面
図、第１３図は本発明の更に別の実施例を示す断
面図、第１４図は本発明の異なる実施例を示す断
面図である。 １…半導体基体、２…カソード電極、３…アノ
ード電極、４…光トリガ信号の照射手段、５…チ
ヤネル領域。
Claims (1)
- 【特許請求の範囲】 １ 一対の主表面間に隣接する層が異なる導電型
を有するように形成されたpnpnの連続した４層
を備え、一方の主表面に外側のｎ層と隣接する中
間のｐ層とが露出し、他方の主表面に外側のｐ層
が露出する半導体基体と、半導体基体の両主表面
においてそれぞれ少なくとも各外側層に低抵抗接
触した一対の電極と、一対の電極間をスイツチン
グさせるための光トリガ信号を半導体基体の一方
の主表面に照射する手段とを有するものにおい
て、 一方の電極は外側のｎ層の中央部を除く周縁部
及び中間のｐ層に低抵抗接触しており、 外側のｎ層の一方の電極に接触していない個所
の直下のみに位置し、外側のｎ層より低不純物濃
度を有し、中間のｐ層を貫通して一端が外側のｎ
層に他端が中間のｎ層にそれぞれ連なるｎ型のチ
ヤンネル領域を有し、 チヤンネル領域の幅を、一対の電極間に定格電
圧を印加して中間のｐ層と中間のｎ層との間の
pn接合を逆バイアスしたときに形成される空乏
層でピンチオフするような寸法とし、 外側のｎ層のチヤンネル領域に対応する個所の
露出表面に光トリガ信号を照射することを特徴と
する光トリガ・スイツチング素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192848A JPS5895866A (ja) | 1981-12-02 | 1981-12-02 | 光トリガ・スイツチング素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192848A JPS5895866A (ja) | 1981-12-02 | 1981-12-02 | 光トリガ・スイツチング素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5895866A JPS5895866A (ja) | 1983-06-07 |
| JPH026232B2 true JPH026232B2 (ja) | 1990-02-08 |
Family
ID=16297974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56192848A Granted JPS5895866A (ja) | 1981-12-02 | 1981-12-02 | 光トリガ・スイツチング素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5895866A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3338234B2 (ja) * | 1995-05-17 | 2002-10-28 | 三菱電機株式会社 | 光トリガサイリスタ及びその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5320885A (en) * | 1976-08-11 | 1978-02-25 | Semiconductor Res Found | Electrostatic induction type semiconductor device |
| JPS5924546B2 (ja) * | 1977-06-10 | 1984-06-09 | 株式会社日立製作所 | 電界効果型半導体スイツチング素子 |
| JPS5460881A (en) * | 1977-10-24 | 1979-05-16 | Mitsubishi Electric Corp | Optical action type semiconductor device |
| JPS54106176A (en) * | 1978-02-08 | 1979-08-20 | Hitachi Ltd | Field effect switching element |
| JPS6013310B2 (ja) * | 1979-03-15 | 1985-04-06 | 三菱電機株式会社 | 半導体装置 |
| JPS55128870A (en) * | 1979-03-26 | 1980-10-06 | Semiconductor Res Found | Electrostatic induction thyristor and semiconductor device |
-
1981
- 1981-12-02 JP JP56192848A patent/JPS5895866A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5895866A (ja) | 1983-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975755A (en) | Optically controllable static induction thyristor device | |
| US4866500A (en) | Integrated light-triggered and light-quenched static induction thyristor and making method thereof | |
| US3987476A (en) | Thyristor | |
| US4016592A (en) | Light-activated semiconductor-controlled rectifier | |
| US5883403A (en) | Power semiconductor device | |
| JP3488599B2 (ja) | 半導体装置 | |
| JPH0117268B2 (ja) | ||
| US5945691A (en) | Semiconductor device for preventing destruction during a turn-off state | |
| US4142201A (en) | Light-controlled thyristor with anode-base surface firing | |
| JPS5912026B2 (ja) | サイリスタ | |
| US4122480A (en) | Light fired thyristor with faulty firing protection | |
| JPH026232B2 (ja) | ||
| US4595939A (en) | Radiation-controllable thyristor with multiple, non-concentric amplified stages | |
| US4063278A (en) | Semiconductor switch having sensitive gate characteristics at high temperatures | |
| JPH0478032B2 (ja) | ||
| JP4031371B2 (ja) | 高耐圧半導体素子 | |
| US4536783A (en) | High di/dt, light-triggered thyristor with etched moat current limiting resistors | |
| JPS623987B2 (ja) | ||
| US4404580A (en) | Light activated semiconductor device | |
| JP3338234B2 (ja) | 光トリガサイリスタ及びその製造方法 | |
| JPS5940577A (ja) | 光点弧形双方向性サイリスタ | |
| JPS6249745B2 (ja) | ||
| JPS5880866A (ja) | 双方向半導体スイツチ | |
| JP2601464B2 (ja) | 電子放出素子 | |
| JPS6058594B2 (ja) | プレ−ナ形ホトサイリスタ |