JPH0262947B2 - - Google Patents
Info
- Publication number
- JPH0262947B2 JPH0262947B2 JP59166709A JP16670984A JPH0262947B2 JP H0262947 B2 JPH0262947 B2 JP H0262947B2 JP 59166709 A JP59166709 A JP 59166709A JP 16670984 A JP16670984 A JP 16670984A JP H0262947 B2 JPH0262947 B2 JP H0262947B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- integrated circuit
- circuit element
- measuring
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、ウエハ状態での多数個同時測定
（以下パラレルウエハテストという）を可能にし
た半導体装置のテスト方法に関するものである。
（以下パラレルウエハテストという）を可能にし
た半導体装置のテスト方法に関するものである。
従来のパラレルウエハテストを第１図に示す。
第１図ａはウエハ１の平面図であり、同図ｂは
第１図ａのＡ−Ａ線による部分拡大断面図であ
る。
第１図ａのＡ−Ａ線による部分拡大断面図であ
る。
第１図において、１はウエハ、２はＰ型基板、
３はＮ型拡散層、４はシリコン酸化膜、５はアル
ミニウム配線層、６ａ，６ｂ，６ｃ（以下総称す
るときは６という。他の符号についても同様とす
る。）は第１番目の集積回路素子の測定用固定プ
ローブ、７ａ，７ｂ，７ｃは第２番目の集積回路
素子の測定用固定プローブ、８ａ，８ｂ，８ｃは
第３番目の集積回路素子の測定用固定プローブ、
９ａ，９ｂ，９ｃは第４番目の集積回路素子の測
定用固定プローブである。第１図ｂは前記各測定
用固定プローブ６〜９とウエハ１との構成を原理
的に示したもので、各測定用固定プローブ６〜９
は各３ピンのみを示している。実際の集積回路素
子においては第１図ｂのＮ型拡散層３、シリコン
酸化膜４、アルミニウム配線層５のように多数層
を組合わせることにより集積回路素子を構成して
いる。
３はＮ型拡散層、４はシリコン酸化膜、５はアル
ミニウム配線層、６ａ，６ｂ，６ｃ（以下総称す
るときは６という。他の符号についても同様とす
る。）は第１番目の集積回路素子の測定用固定プ
ローブ、７ａ，７ｂ，７ｃは第２番目の集積回路
素子の測定用固定プローブ、８ａ，８ｂ，８ｃは
第３番目の集積回路素子の測定用固定プローブ、
９ａ，９ｂ，９ｃは第４番目の集積回路素子の測
定用固定プローブである。第１図ｂは前記各測定
用固定プローブ６〜９とウエハ１との構成を原理
的に示したもので、各測定用固定プローブ６〜９
は各３ピンのみを示している。実際の集積回路素
子においては第１図ｂのＮ型拡散層３、シリコン
酸化膜４、アルミニウム配線層５のように多数層
を組合わせることにより集積回路素子を構成して
いる。
次にテストの操作について説明する。
一般に集積回路素子の１個測定時には測定用固
定プローブは単独で接触するだけであるが、第１
図ｂのように４個の集積回路素子の測定時には各
測定用固定プローブ６〜９が同時に接触すること
になる。
定プローブは単独で接触するだけであるが、第１
図ｂのように４個の集積回路素子の測定時には各
測定用固定プローブ６〜９が同時に接触すること
になる。
第１図においては、Ｐ型基板２に負方向の電圧
を加え、各測定用固定プローブ６〜９に正方向の
電圧または負方向の電圧またはGNDレベルの電
圧を加えることにより、集積回路素子のパラレル
ウエハテストが行われる。したがつて、パラレル
ウエハテストの時は、第１番目の集積回路素子の
測定用固定プローブ６ａがアルミニウム配線層５
を経由し、Ｐ型基板２に電気的に導通している
と、Ｐ型基板２に加えられている負方向の電圧が
第１番目の集積回路素子の測定固定プローブ６ａ
に加えられている電圧により変化するため、各測
定用固定プローブ７〜９で測定しているウエハ１
のうち欠部のある周辺部分の集積回路素子の測定
が正常に行われないことがある。
を加え、各測定用固定プローブ６〜９に正方向の
電圧または負方向の電圧またはGNDレベルの電
圧を加えることにより、集積回路素子のパラレル
ウエハテストが行われる。したがつて、パラレル
ウエハテストの時は、第１番目の集積回路素子の
測定用固定プローブ６ａがアルミニウム配線層５
を経由し、Ｐ型基板２に電気的に導通している
と、Ｐ型基板２に加えられている負方向の電圧が
第１番目の集積回路素子の測定固定プローブ６ａ
に加えられている電圧により変化するため、各測
定用固定プローブ７〜９で測定しているウエハ１
のうち欠部のある周辺部分の集積回路素子の測定
が正常に行われないことがある。
従来のパラレルウエハテストは前記のような方
法で行われるため、ウエハ周辺に近い集積回路素
子において「良品」と判定されるべき集積回路素
子を「不良品」と誤判定する可能性がある欠点が
ある。
法で行われるため、ウエハ周辺に近い集積回路素
子において「良品」と判定されるべき集積回路素
子を「不良品」と誤判定する可能性がある欠点が
ある。
この発明は、上記のような従来のものの欠点を
除去するためになされたもので、ウエハ周辺での
パラレルウエハテストが測定可能なように、ウエ
ハ周辺の異常集積回路素子の表面を絶縁膜で覆つ
てからテストを行うようにしたものである。以
下、この発明を図面について説明する。
除去するためになされたもので、ウエハ周辺での
パラレルウエハテストが測定可能なように、ウエ
ハ周辺の異常集積回路素子の表面を絶縁膜で覆つ
てからテストを行うようにしたものである。以
下、この発明を図面について説明する。
第２図はこの発明の一実施例で、第２図ａはこ
の発明のウエハ１１の平面図、第２図ｂは同図ａ
のＢ−Ｂ線による部分拡大図である。
の発明のウエハ１１の平面図、第２図ｂは同図ａ
のＢ−Ｂ線による部分拡大図である。
第２図ａ，ｂにおいて、１１はウエハ、１２は
ガラスコート膜を示している。
ガラスコート膜を示している。
第２図ａ，ｂのように、ウエハ１１周辺の異常
集積回路素子の表面を、ガラスコート膜１２で覆
うことにより、第１番目の集積回路素子の測定用
固定プローブ６ａをアルミニウム配線層５より電
気的に絶縁している。したがつて、パラレルウエ
ハテスト時に測定用固定プローブ６ａに加えられ
ている電圧がＰ型基板２に影響を与えることが少
なくなるためウエハ１１周辺でのパラレルウエハ
テストが正常に行われることになる。
集積回路素子の表面を、ガラスコート膜１２で覆
うことにより、第１番目の集積回路素子の測定用
固定プローブ６ａをアルミニウム配線層５より電
気的に絶縁している。したがつて、パラレルウエ
ハテスト時に測定用固定プローブ６ａに加えられ
ている電圧がＰ型基板２に影響を与えることが少
なくなるためウエハ１１周辺でのパラレルウエハ
テストが正常に行われることになる。
また、ウエハ１１の周辺の異常集積回路素子の
表面をガラスコート膜１２で覆うことはガラスコ
ートエツチング用マスクの変更により容易にでき
る。
表面をガラスコート膜１２で覆うことはガラスコ
ートエツチング用マスクの変更により容易にでき
る。
なお、上記実施例では、ガラスコート膜１２を
用いたが、ナイトライドコート膜などの電気的絶
縁物でもよい。
用いたが、ナイトライドコート膜などの電気的絶
縁物でもよい。
また、Ｐ型基板２とＮ型拡散層３はＮ型基板と
Ｐ型拡散層でもよい。
Ｐ型拡散層でもよい。
以上説明したように、この発明は、ウエハ周辺
の異状集積回路素子の表面を絶縁膜で覆うことに
よりパラレルウエハテスト時のウエハ周辺の異常
集積回路素子とプローブとを電気的に絶縁したの
で、ウエハ周辺部のパラレルウエハテストの際の
誤測定による集積回路素子の損失をなくすことが
できる。また、パラレルウエハテストを行うこと
により、集積回路素子１個を測定する場合よりも
テスト費用を安価にできる利点がある。
の異状集積回路素子の表面を絶縁膜で覆うことに
よりパラレルウエハテスト時のウエハ周辺の異常
集積回路素子とプローブとを電気的に絶縁したの
で、ウエハ周辺部のパラレルウエハテストの際の
誤測定による集積回路素子の損失をなくすことが
できる。また、パラレルウエハテストを行うこと
により、集積回路素子１個を測定する場合よりも
テスト費用を安価にできる利点がある。
第１図ａ，ｂは従来のパラレルウエハテストの
構成図で、同図ａはウエハの平面図、同図ｂは同
図ａにおけるＡ−Ａ線による部分拡大断面図、第
２図ａ，ｂはこの発明の一実施例によるパラレル
ウエハテストの構成図で、同図ａはこの発明のウ
エハの平面図、同図ｂは同図ａにおけるＢ−Ｂ線
による部分拡大断面図である。 図中、２はＰ型基板、３はＮ型拡散層、４はシ
リコン酸化膜、５はアルミニウム配線層、６（６
ａ，６ｂ，６ｃ）は第１番目の集積回路素子の測
定用固定プローブ、７（７ａ，７ｂ，７ｃ）は第
２番目の集積回路素子の測定用固定プローブ、８
（８ａ，８ｂ，８ｃ）は第３番目の集積回路素子
の測定用固定プローブ、９（９ａ，９ｂ，９ｃ）
は第４番目の集積回路素子の測定用固定プロー
ブ、１１はウエハ、１２はガラスコート膜であ
る。なお、図中の同一符号は同一または相当部分
を示す。
構成図で、同図ａはウエハの平面図、同図ｂは同
図ａにおけるＡ−Ａ線による部分拡大断面図、第
２図ａ，ｂはこの発明の一実施例によるパラレル
ウエハテストの構成図で、同図ａはこの発明のウ
エハの平面図、同図ｂは同図ａにおけるＢ−Ｂ線
による部分拡大断面図である。 図中、２はＰ型基板、３はＮ型拡散層、４はシ
リコン酸化膜、５はアルミニウム配線層、６（６
ａ，６ｂ，６ｃ）は第１番目の集積回路素子の測
定用固定プローブ、７（７ａ，７ｂ，７ｃ）は第
２番目の集積回路素子の測定用固定プローブ、８
（８ａ，８ｂ，８ｃ）は第３番目の集積回路素子
の測定用固定プローブ、９（９ａ，９ｂ，９ｃ）
は第４番目の集積回路素子の測定用固定プロー
ブ、１１はウエハ、１２はガラスコート膜であ
る。なお、図中の同一符号は同一または相当部分
を示す。
Claims (1)
- １ ウエハ状態で多数の集積回路素子をそれぞれ
に当接するプローブを用いて同時にテストする半
導体装置のテスト方法において、前記ウエハ周辺
の異常集積回路素子の表面を絶縁膜で覆つた後、
テストを行うことを特徴とする半導体装置のテス
ト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59166709A JPS6143441A (ja) | 1984-08-07 | 1984-08-07 | 半導体装置のテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59166709A JPS6143441A (ja) | 1984-08-07 | 1984-08-07 | 半導体装置のテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6143441A JPS6143441A (ja) | 1986-03-03 |
| JPH0262947B2 true JPH0262947B2 (ja) | 1990-12-27 |
Family
ID=15836304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59166709A Granted JPS6143441A (ja) | 1984-08-07 | 1984-08-07 | 半導体装置のテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6143441A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015141985A (ja) * | 2014-01-28 | 2015-08-03 | 株式会社東芝 | 検査装置、及び検査方法 |
| JP6176201B2 (ja) * | 2014-07-22 | 2017-08-09 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
-
1984
- 1984-08-07 JP JP59166709A patent/JPS6143441A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6143441A (ja) | 1986-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5543633A (en) | Process and structure for measuring the planarity degree of a dielectric layer in an integrated circuit and integrated circuit including means for performing said process | |
| CN115706073B (zh) | 半导体结构及其制造方法 | |
| JPH0262947B2 (ja) | ||
| JP2657315B2 (ja) | プローブカード | |
| US6340604B1 (en) | Contactor and semiconductor device inspecting method | |
| JPH10154732A (ja) | 半導体素子分離端欠陥評価テスト構造および該テスト構造を用いた評価方法 | |
| JP2002141474A (ja) | プレーナ型半導体チップとそのテスト方法並びに半導体ウエハ | |
| JPH01219566A (ja) | プローブ・カード | |
| JP3093216B2 (ja) | 半導体装置及びその検査方法 | |
| JP3575073B2 (ja) | 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置 | |
| JPS60167344A (ja) | 半導体ウエ−ハの検査装置 | |
| JPS6231148A (ja) | 半導体装置 | |
| JPS5923422Y2 (ja) | 半導体素子形成ウエ−ハ | |
| JPS618939A (ja) | 半導体装置 | |
| KR100529453B1 (ko) | 프로브 카드용 니들과 그 제조 방법 | |
| JPS6118144A (ja) | 半導体デバイス測定装置 | |
| JPH03286545A (ja) | 半導体装置 | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| JPH11121553A (ja) | ウェハ一括型測定検査のためプローブカードおよびそのプローブカードを用いた半導体装置の検査方法 | |
| JPS62193137A (ja) | 半導体装置の製造方法 | |
| KR100248207B1 (ko) | 반도체 소자의 테스트 패턴 | |
| JPH08340028A (ja) | 半導体素子の試験方法 | |
| JPH04217337A (ja) | 半導体集積回路試験装置 | |
| JPH02134843A (ja) | 集積回路 | |
| JPH05304192A (ja) | 半導体ウェーハおよびその検査方法 |