JPH03286545A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03286545A JPH03286545A JP8875390A JP8875390A JPH03286545A JP H03286545 A JPH03286545 A JP H03286545A JP 8875390 A JP8875390 A JP 8875390A JP 8875390 A JP8875390 A JP 8875390A JP H03286545 A JPH03286545 A JP H03286545A
- Authority
- JP
- Japan
- Prior art keywords
- insulation
- region
- pad
- isolation
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000009413 insulation Methods 0.000 abstract description 32
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052796 boron Inorganic materials 0.000 abstract description 13
- 238000002955 isolation Methods 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 5
- 239000000523 sample Substances 0.000 abstract description 4
- 238000000206 photolithography Methods 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000000926 separation method Methods 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- ZOXJGFHDIHLPTG-BJUDXGSMSA-N Boron-10 Chemical compound [10B] ZOXJGFHDIHLPTG-BJUDXGSMSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000700 radioactive tracer Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関する。
従来の絶縁分離のチエツクは第３図に示すように、ベー
スＰＲ後、酸化［６に開孔した隣合うベースＰＲ開孔部
７を介して隣合うｎ エピタキシャル４同士に探針をあ
て、カーブトレーサーで■−Ｖ特性を測定し、ｐ＋埋込
ボロン３とＰ＋絶縁ボロン５とで絶縁分離がなされてい
るかどうかをチエツクしていた０図中、１はＰ型半導体
基板、２はｎ゛埋込アンチモンである。また、拡散工程
完了後のウェハーで絶縁分離をチエツクするには、第３
図と同様な状態にする必要があるので、エピタキシャル
４に接続されている他の素子による影響をなくすために
その配線を切断し、前述の方法でチエツクしていた。
スＰＲ後、酸化［６に開孔した隣合うベースＰＲ開孔部
７を介して隣合うｎ エピタキシャル４同士に探針をあ
て、カーブトレーサーで■−Ｖ特性を測定し、ｐ＋埋込
ボロン３とＰ＋絶縁ボロン５とで絶縁分離がなされてい
るかどうかをチエツクしていた０図中、１はＰ型半導体
基板、２はｎ゛埋込アンチモンである。また、拡散工程
完了後のウェハーで絶縁分離をチエツクするには、第３
図と同様な状態にする必要があるので、エピタキシャル
４に接続されている他の素子による影響をなくすために
その配線を切断し、前述の方法でチエツクしていた。
この従来の半導体装置では、拡散完了後のウェハーや組
立完了後の製品の不良解析の際、直接隣合うエピタキシ
ャル領域同士を測定することかできないので、絶縁分離
されているかどうかのチエツクは非常に手間かかかる。
立完了後の製品の不良解析の際、直接隣合うエピタキシ
ャル領域同士を測定することかできないので、絶縁分離
されているかどうかのチエツクは非常に手間かかかる。
また、製造工程中での絶縁分離のチエツクはベースＰＲ
後ロット当り数枚の抜取りチエツクであり、チップ−つ
一つについては、ウェハーの霊気的試験工程で測定でき
ないため、絶縁分離がなされていない製品が市場に流出
するという問題があった。
後ロット当り数枚の抜取りチエツクであり、チップ−つ
一つについては、ウェハーの霊気的試験工程で測定でき
ないため、絶縁分離がなされていない製品が市場に流出
するという問題があった。
本発明の目的は前記課題を解決した半導体装置を提供す
ることにある。
ることにある。
前記目的を達成するため、本発明に係る半導体装置にお
いては、絶縁領域を有する半導体装置であって、 前記絶縁領域は、内部素子から独立しており、少なくと
も一箇所に開孔部を設けて外部と電気的に接続可能とし
たものである。
いては、絶縁領域を有する半導体装置であって、 前記絶縁領域は、内部素子から独立しており、少なくと
も一箇所に開孔部を設けて外部と電気的に接続可能とし
たものである。
次に、本発明について図面を参照して説明する。
（実施例１）
第１図（ａ）は本発明の実施例１を示す縦断面図、第■
図（ｂ）は第１図（ａ）のＡ−Ａ′線断面図である。
図（ｂ）は第１図（ａ）のＡ−Ａ′線断面図である。
図において、１はρ型半導体基板、３はρ１埋込ポロン
、４はｎ−エピタキシャル、５はρ”絶縁ボロン、８は
フィールド酸化膜、９はパッド、１０はパッシベーショ
ン膜である。周囲の絶縁領域１２は内部素子と絶縁分離
チエツク用絶縁領域１１とを分離するためにρ“埋込ボ
ロン３とｐ＋絶縁ボロン５で構成され、絶縁分離チエツ
ク用絶縁領域１１は、外部から電気的接触ができるよう
にホトリソグラフィ技術を用いて、フィールド酸化膜８
をエツチングし開孔部を設け、配線と同時にパッド９を
形成している。ＩＮ！縁分離の可否は、パッド９とｐ型
半導体基板ｌとの間でｒ−ｖ特性を測定し、ショートし
ているかオーブンかで判断する。また、パッド９の大き
さをプローブカードの針があたる１２０μｍ０程度にす
れば、通常ｐ型半導体基板１は最低電源端子に相当する
ホンディングパッドとなっているので、ウェハーの電気
的試験工程でチップ毎に絶縁分離のチエツクをすること
ができる。
、４はｎ−エピタキシャル、５はρ”絶縁ボロン、８は
フィールド酸化膜、９はパッド、１０はパッシベーショ
ン膜である。周囲の絶縁領域１２は内部素子と絶縁分離
チエツク用絶縁領域１１とを分離するためにρ“埋込ボ
ロン３とｐ＋絶縁ボロン５で構成され、絶縁分離チエツ
ク用絶縁領域１１は、外部から電気的接触ができるよう
にホトリソグラフィ技術を用いて、フィールド酸化膜８
をエツチングし開孔部を設け、配線と同時にパッド９を
形成している。ＩＮ！縁分離の可否は、パッド９とｐ型
半導体基板ｌとの間でｒ−ｖ特性を測定し、ショートし
ているかオーブンかで判断する。また、パッド９の大き
さをプローブカードの針があたる１２０μｍ０程度にす
れば、通常ｐ型半導体基板１は最低電源端子に相当する
ホンディングパッドとなっているので、ウェハーの電気
的試験工程でチップ毎に絶縁分離のチエツクをすること
ができる。
（実施例２）
第２図は本発明の実施例２を示す断面図である。
この実施例では絶縁分離チエツク用絶縁領域が、Ｘ方向
絶縁分離チエツク用絶縁領域１３とＹ方向絶縁分離チエ
ツク用絶縁領域１４とからなり、Ｘ方向。
絶縁分離チエツク用絶縁領域１３とＹ方向絶縁分離チエ
ツク用絶縁領域１４とからなり、Ｘ方向。
Ｙ方向両方向について目合せズレ等の絶縁分離不良を検
出できる。この際、Ｘ方向絶縁分離チエツク用絶縁領域
１３とＹ方向絶縁分離チエツク用絶縁領域１４のｐ＋埋
込ボロン、ρ“絶縁ボロンの短辺は、内部パターンの最
小寸法がｐ＋埋込ボロン１０μｍ、ρ“絶縁ボロン８μ
ｍとすれば、同様にｐ゛埋込ボロン１０μｍ、ｐ＋絶縁
ポロン８μｍとする。
出できる。この際、Ｘ方向絶縁分離チエツク用絶縁領域
１３とＹ方向絶縁分離チエツク用絶縁領域１４のｐ＋埋
込ボロン、ρ“絶縁ボロンの短辺は、内部パターンの最
小寸法がｐ＋埋込ボロン１０μｍ、ρ“絶縁ボロン８μ
ｍとすれば、同様にｐ゛埋込ボロン１０μｍ、ｐ＋絶縁
ポロン８μｍとする。
以上説明したように、本発明は絶縁領域に開孔部を設は
外部と電気的に接続できるようにしたので、拡散工程完
了後のウェハーでも非常に簡単に絶縁分離がなされてい
るかどうか判断でき、また、ウェハーの電気的試験工程
でチップ毎に絶縁分離の良否を判定できるので、絶縁不
良が市場に流出することがなくなり、製品の品質が向上
するという効果がある。
外部と電気的に接続できるようにしたので、拡散工程完
了後のウェハーでも非常に簡単に絶縁分離がなされてい
るかどうか判断でき、また、ウェハーの電気的試験工程
でチップ毎に絶縁分離の良否を判定できるので、絶縁不
良が市場に流出することがなくなり、製品の品質が向上
するという効果がある。
第１図（ａ）は本発明の実施例１を示す縦断面図、第１
図（ｂ）は第１図（ａ）のＡ−Ａ′線断面図、第２図は
本発明の実施例２を示す断面図、第３図は従来例を示す
断面図である。 １・・・ｐ型半導体基板 ２・・・ｎ＋埋込アンチモン ３・・・ρ“埋込ボロン ４・・・ｎ エピタキシャル ５・・・ｐ゛絶縁ポロン ６・・・酸化膜７・・・ベ
ースＰＲ開孔部 ８・・・フィールド酸化膜９・・・パ
ッド １０・・・パッシベーション膜 １１・・・絶縁分離チエツク用絶縁領域１２・・・周囲
の絶縁領域
図（ｂ）は第１図（ａ）のＡ−Ａ′線断面図、第２図は
本発明の実施例２を示す断面図、第３図は従来例を示す
断面図である。 １・・・ｐ型半導体基板 ２・・・ｎ＋埋込アンチモン ３・・・ρ“埋込ボロン ４・・・ｎ エピタキシャル ５・・・ｐ゛絶縁ポロン ６・・・酸化膜７・・・ベ
ースＰＲ開孔部 ８・・・フィールド酸化膜９・・・パ
ッド １０・・・パッシベーション膜 １１・・・絶縁分離チエツク用絶縁領域１２・・・周囲
の絶縁領域
Claims (1)
- （１）絶縁領域を有する半導体装置であつて、前記絶縁
領域は、内部素子から独立しており、少なくとも一箇所
に開孔部を設けて外部と電気的に接続可能としたもので
あることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8875390A JPH03286545A (ja) | 1990-04-03 | 1990-04-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8875390A JPH03286545A (ja) | 1990-04-03 | 1990-04-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03286545A true JPH03286545A (ja) | 1991-12-17 |
Family
ID=13951659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8875390A Pending JPH03286545A (ja) | 1990-04-03 | 1990-04-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03286545A (ja) |
-
1990
- 1990-04-03 JP JP8875390A patent/JPH03286545A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6770906B2 (en) | Semiconductor reliability test chip | |
| US6159826A (en) | Semiconductor wafer and fabrication method of a semiconductor chip | |
| US12148723B2 (en) | Structure of semiconductor device | |
| JPS5928050B2 (ja) | テスト構造体 | |
| JPH02211648A (ja) | 半導体装置 | |
| US3882532A (en) | Externally accessing mechanically difficult to access circuit nodes in integrated circuits | |
| CN110335861A (zh) | 一种半导体器件及其制作方法 | |
| JP2002141474A (ja) | プレーナ型半導体チップとそのテスト方法並びに半導体ウエハ | |
| JP2657315B2 (ja) | プローブカード | |
| CN113097087B (zh) | 一种半导体器件及其测试方法 | |
| JP3575073B2 (ja) | 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置 | |
| JPH0645419A (ja) | 半導体装置 | |
| JP2008028274A (ja) | 半導体装置の製造方法 | |
| JPH0439950A (ja) | 半導体装置 | |
| JPS6387736A (ja) | 半導体装置 | |
| JPH0262947B2 (ja) | ||
| JPS6376340A (ja) | 集積回路チツプの外周部の欠陥検出装置 | |
| JP2649080B2 (ja) | 半導体装置のモニタ方法 | |
| JPH065674A (ja) | 半導体集積回路装置 | |
| JPS6231148A (ja) | 半導体装置 | |
| KR20000045895A (ko) | 테스트패턴 형성방법 | |
| TW563220B (en) | Method for picking defected dielectric in semiconductor device | |
| JPH0595036A (ja) | 半導体装置 | |
| JPH0365018B2 (ja) | ||
| JPH0643219A (ja) | 半導体装置およびその検査方法 |