JPH0263373A - 感熱記録装置 - Google Patents
感熱記録装置Info
- Publication number
- JPH0263373A JPH0263373A JP63215743A JP21574388A JPH0263373A JP H0263373 A JPH0263373 A JP H0263373A JP 63215743 A JP63215743 A JP 63215743A JP 21574388 A JP21574388 A JP 21574388A JP H0263373 A JPH0263373 A JP H0263373A
- Authority
- JP
- Japan
- Prior art keywords
- scanning line
- shift register
- control circuit
- readout
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010438 heat treatment Methods 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Fax Reproducing Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はファクシミリなどに使用される感熱記録装置に
関する。
関する。
従来の技術
ファクシミリなどに使用される感熱記録装置においては
、現在、記録する一走査線内の画素数に相当する段数の
シフトレジスタを有し、シフトレジスタの格段に接続さ
れた同じく走査線内の画素数に相当するドライバ回路に
より、記録する画素位置の発熱抵抗体を通電する構成が
一般的である。
、現在、記録する一走査線内の画素数に相当する段数の
シフトレジスタを有し、シフトレジスタの格段に接続さ
れた同じく走査線内の画素数に相当するドライバ回路に
より、記録する画素位置の発熱抵抗体を通電する構成が
一般的である。
第３図はこのような従来の感熱記録装置の一構成例を示
す図であり、第４図はその制御タイミングを示すタイミ
ングチャートである。説明の便宜上、一走査線内の画素
数を４と仮定して示している。
す図であり、第４図はその制御タイミングを示すタイミ
ングチャートである。説明の便宜上、一走査線内の画素
数を４と仮定して示している。
第３図、第４図において、入力画信号ａはシフトレジス
タＳ１〜Ｓ４の左端Ｓ１に入力され、転送クロックｂの
１により順次Ｓ１、Ｓ２、Ｓ３、Ｓ４と右側へ転送され
る。転送が終了すると各シフトレジスタ８１〜Ｓ４に転
送された一走査線分の画情報ｐ１〜ｐ４はデータラッチ
信号Ｃによりデータラッチし１〜Ｌ４にラッチされる。
タＳ１〜Ｓ４の左端Ｓ１に入力され、転送クロックｂの
１により順次Ｓ１、Ｓ２、Ｓ３、Ｓ４と右側へ転送され
る。転送が終了すると各シフトレジスタ８１〜Ｓ４に転
送された一走査線分の画情報ｐ１〜ｐ４はデータラッチ
信号Ｃによりデータラッチし１〜Ｌ４にラッチされる。
この時点でシフトレジスタ８１〜Ｓ４は次の一走査線分
の画信号入力が可能となる。
の画信号入力が可能となる。
データラッチし１〜Ｌ４のデータ出力ｄ１〜ｄ４は、論
理積回路Ａ１〜Ａ４により印字命令信号ｅとの間の論理
積をとられ、印字命令信号ｅが真で且つデータ出力ｄｉ
〜ｄ４が黒情報であるときのみ電源ｆにより給電された
発熱抵抗体Ｒ１〜Ｒ４をドライバ回路Ｄ１〜Ｄ４により
通電する。ここでは説明の便宜上、一走査線内の画素数
を４として説明したが、実際には例えば２１０ ｍｍ幅
の用紙に８画素／龍の画素密度で記録する感熱記録装置
においては一走査線内の画素数は１６８０にも及ぶ。従
って第３図で説明したようなシフトレジスタ・データラ
ッチ・論理積回路・ドライバ回路は例えば６４画素分ご
とに一つの集積回路に実装されるのが一般的である。
理積回路Ａ１〜Ａ４により印字命令信号ｅとの間の論理
積をとられ、印字命令信号ｅが真で且つデータ出力ｄｉ
〜ｄ４が黒情報であるときのみ電源ｆにより給電された
発熱抵抗体Ｒ１〜Ｒ４をドライバ回路Ｄ１〜Ｄ４により
通電する。ここでは説明の便宜上、一走査線内の画素数
を４として説明したが、実際には例えば２１０ ｍｍ幅
の用紙に８画素／龍の画素密度で記録する感熱記録装置
においては一走査線内の画素数は１６８０にも及ぶ。従
って第３図で説明したようなシフトレジスタ・データラ
ッチ・論理積回路・ドライバ回路は例えば６４画素分ご
とに一つの集積回路に実装されるのが一般的である。
発明が解決しようとする課題
このような従来の感熱記録装置においては、走査線を構
成する画素ごとにシフトレジスタ・データラッチ・論理
積回路・ドライバなどの回路群を具備しなければならな
いために、これら回路群の素子コスト、組み込み製造コ
ストにより感熱記録装置が高価になってしまう欠点があ
った９本発明は従来の上記実情に鑑みてなされたもので
あり、従って本発明の目的は、従来の技術に内在する上
記欠点を解消し、廉価に構成することを可能とした新規
な感熱記録装置を提供することにある。
成する画素ごとにシフトレジスタ・データラッチ・論理
積回路・ドライバなどの回路群を具備しなければならな
いために、これら回路群の素子コスト、組み込み製造コ
ストにより感熱記録装置が高価になってしまう欠点があ
った９本発明は従来の上記実情に鑑みてなされたもので
あり、従って本発明の目的は、従来の技術に内在する上
記欠点を解消し、廉価に構成することを可能とした新規
な感熱記録装置を提供することにある。
課題を解決するための手段
上記目的を達成する為に、本発明に係る感熱記録装置は
、一走査線分の画信号を蓄積するラインメモリと、該ラ
インメモリから同一の一走査線分の画信号を一定の複数
回数読み出し且つ読み出した画信号中から前記読比回数
に等しい画素周期で一回の読出毎に位相を変えて前記画
素周期中の一画素を出力するとともに出力画素毎に転送
クロックを発生ししかも一走査線画素数を前記読出回数
で除した数の転送クロックの出力ごとにラッチ信号を出
力する読出制御回路と、一走査線の画素数の前記読出回
数分の一の段数を有するシフトレジスタと、該シフトレ
ジスタのデータ出力をラッチする該シフ）・レジスタ段
数と同数のデータラッチと、該データラッチの出力と印
字命令信号の論理積をとる前記シフ）〜レジスタ段数と
同数の論理積回路と、前記読出回数と同数の発熱抵抗体
群に共通に接続され前記論理積回路の出力に応じて発熱
抵抗体を通電する前記シフトレジスタ段数と同数のドラ
イバ回路と、該ドライバ回路に共通に接続される各々の
発熱抵抗体に前記読出回数毎に選択的に別個に給電する
給電制御回路とを備えて構成される。
、一走査線分の画信号を蓄積するラインメモリと、該ラ
インメモリから同一の一走査線分の画信号を一定の複数
回数読み出し且つ読み出した画信号中から前記読比回数
に等しい画素周期で一回の読出毎に位相を変えて前記画
素周期中の一画素を出力するとともに出力画素毎に転送
クロックを発生ししかも一走査線画素数を前記読出回数
で除した数の転送クロックの出力ごとにラッチ信号を出
力する読出制御回路と、一走査線の画素数の前記読出回
数分の一の段数を有するシフトレジスタと、該シフトレ
ジスタのデータ出力をラッチする該シフ）・レジスタ段
数と同数のデータラッチと、該データラッチの出力と印
字命令信号の論理積をとる前記シフ）〜レジスタ段数と
同数の論理積回路と、前記読出回数と同数の発熱抵抗体
群に共通に接続され前記論理積回路の出力に応じて発熱
抵抗体を通電する前記シフトレジスタ段数と同数のドラ
イバ回路と、該ドライバ回路に共通に接続される各々の
発熱抵抗体に前記読出回数毎に選択的に別個に給電する
給電制御回路とを備えて構成される。
実施例
以下、本発明の一実施例について図面を参照しながら具
体的に説明する。
体的に説明する。
第１図は、本発明の一実施例を示すブロック構成図、第
４図は本実施例における制御タイミングを示すタイミン
グチャートである。本実施例は同一の画信号の読出回数
を２回とした例であり、また説明の便宜上、一走査線の
画素数を４として示している。
４図は本実施例における制御タイミングを示すタイミン
グチャートである。本実施例は同一の画信号の読出回数
を２回とした例であり、また説明の便宜上、一走査線の
画素数を４として示している。
第１図、第２図を参照するに、読出制御回路１は、ライ
ンメモリ２に蓄積された一走査線分の画信号をまず一回
目として読み出し、同一画信号の読出回数に等しい画素
周期即ち２画素ごとにそグ）内の一画素、例えば奇数番
号画素を抽出して入力画信号ａとしてシフトレジスタＳ
】、Ｓ２の左′＠Ｓ１に入力すると共に、画素出力タイ
ミングに合わぜな転送クロックｂを供給し、入力画信号
ａを順次Ｓ１、Ｓ２と右側へ転送させる。一走査線内の
画素数の半分の転送が終了、即ち一走査線内の奇数番号
画素の転送が全て終了すると、読出制御回ｉｌ！８】は
データラッチ信号Ｃを出力する。各シフｌ−レジスタＳ
１゜Ｓ２に転送されたー走査線内の奇数番号画情報ｐ１
、ｐ３はデータラッチ信号ＣによりデータラッチＬ１、
Ｒ２にラッチされる。この時点でシフトレジスタＳ１、
Ｒ２は次の回の一走査線分の画信号入力が可能となる。
ンメモリ２に蓄積された一走査線分の画信号をまず一回
目として読み出し、同一画信号の読出回数に等しい画素
周期即ち２画素ごとにそグ）内の一画素、例えば奇数番
号画素を抽出して入力画信号ａとしてシフトレジスタＳ
】、Ｓ２の左′＠Ｓ１に入力すると共に、画素出力タイ
ミングに合わぜな転送クロックｂを供給し、入力画信号
ａを順次Ｓ１、Ｓ２と右側へ転送させる。一走査線内の
画素数の半分の転送が終了、即ち一走査線内の奇数番号
画素の転送が全て終了すると、読出制御回ｉｌ！８】は
データラッチ信号Ｃを出力する。各シフｌ−レジスタＳ
１゜Ｓ２に転送されたー走査線内の奇数番号画情報ｐ１
、ｐ３はデータラッチ信号ＣによりデータラッチＬ１、
Ｒ２にラッチされる。この時点でシフトレジスタＳ１、
Ｒ２は次の回の一走査線分の画信号入力が可能となる。
一方、給電制御回路３は、−回目の画信号の転送終了後
奇数番目の発熱抵抗体Ｒ１、Ｒ３に対して電源ｆ１を給
電し、偶数番目の発熱抵抗体Ｒ２、Ｒ４への電源ｆ２の
給電を保留する。
奇数番目の発熱抵抗体Ｒ１、Ｒ３に対して電源ｆ１を給
電し、偶数番目の発熱抵抗体Ｒ２、Ｒ４への電源ｆ２の
給電を保留する。
読出制御回路１から印字命令信号ｅが供給されると、デ
ータラッチＬ１、Ｒ２のデータ出力ｄ１、ｄ２は、論理
積回路Ａ１、Ａ２により印字命令信号ｅとの間の論理積
をとられ、印字命令信号ｅが真で且つデータ出力ｄ１、
ｄ２が黒情報であるときにのみ電源ｆ１により給電され
た発熱抵抗体Ｒ１、Ｒ３をドライバ回路Ｄ１、Ｄ２によ
り通電する。その結果、発熱抵抗体Ｒ１、Ｒ３は画情報
ｐ１・、Ｒ３に応じてそれぞれ通電されることになる。
ータラッチＬ１、Ｒ２のデータ出力ｄ１、ｄ２は、論理
積回路Ａ１、Ａ２により印字命令信号ｅとの間の論理積
をとられ、印字命令信号ｅが真で且つデータ出力ｄ１、
ｄ２が黒情報であるときにのみ電源ｆ１により給電され
た発熱抵抗体Ｒ１、Ｒ３をドライバ回路Ｄ１、Ｄ２によ
り通電する。その結果、発熱抵抗体Ｒ１、Ｒ３は画情報
ｐ１・、Ｒ３に応じてそれぞれ通電されることになる。
またこのとき、発熱抵抗体Ｒ２、Ｒ４は電源ｒ２が給電
されていないために通電されない。
されていないために通電されない。
次に読出制御回路１は、ラインメモリ２に蓄積されたー
走査線分の画信号を二回目として読み出し、偶数番号画
素を抽出して入力画信号ａとしてシフトレジスタＳ１、
Ｒ２の左端Ｓ１に入力すると共に、画素出力タイミング
に合わせた転送クロックｂを供給し、入力画信号ａを順
次Ｓ１、Ｒ２と右側へ転送させる。一走査線内の画素数
の半分の転送が終了、即ち一走査線内の偶数番号画素の
転送が全て終了すると、読出制御回路１はデータラッチ
信号Ｃを出力する。各シフトレジスタＳ１、Ｒ２に転送
された一走査線内の偶数番号画情報ｐ２、Ｒ４はデータ
ラッチ信号ＣによりデータラッチＬｌ、Ｌ２にラッチさ
れる。この時点でシフトレジスタ別、Ｒ２は次の一走査
線分の画信号入力が可能となる。
走査線分の画信号を二回目として読み出し、偶数番号画
素を抽出して入力画信号ａとしてシフトレジスタＳ１、
Ｒ２の左端Ｓ１に入力すると共に、画素出力タイミング
に合わせた転送クロックｂを供給し、入力画信号ａを順
次Ｓ１、Ｒ２と右側へ転送させる。一走査線内の画素数
の半分の転送が終了、即ち一走査線内の偶数番号画素の
転送が全て終了すると、読出制御回路１はデータラッチ
信号Ｃを出力する。各シフトレジスタＳ１、Ｒ２に転送
された一走査線内の偶数番号画情報ｐ２、Ｒ４はデータ
ラッチ信号ＣによりデータラッチＬｌ、Ｌ２にラッチさ
れる。この時点でシフトレジスタ別、Ｒ２は次の一走査
線分の画信号入力が可能となる。
一方、給電制御装置３は二回目の画信号の転送終了後に
偶数番目の発熱抵抗体Ｒ２、Ｒ４に対して電源ｆ２を給
電し、奇数番目の発熱抵抗体Ｒ１、Ｒ３への電源ｆ１の
給電を保留する。
偶数番目の発熱抵抗体Ｒ２、Ｒ４に対して電源ｆ２を給
電し、奇数番目の発熱抵抗体Ｒ１、Ｒ３への電源ｆ１の
給電を保留する。
読出制御回路１から印字命令信号０が供給されると、デ
ータラッチＬ１．Ｌ２のデータ出力ｄ１、ｄ２は、論理
積回路Ａ１、Ａ２により印字命令信号ｅとの間の論理積
をとられ、印字命令信号ｅが真で且つデータ出力ｄ１、
ｄ２が黒情報であるときにのみ電源ｆ２により給電され
た発熱抵抗体Ｒ２、Ｒ４をドライバ回路Ｄ１、Ｄ２によ
り通電する。その結果、発熱抵抗体Ｒ２、Ｒ４は画情報
ｐ２、Ｒ４に応じてそれぞれ通電されることになる。ま
たこのとき、発熱抵抗体Ｒ１、Ｒ３は電源ｆ１が給電さ
れていないために通電されない。
ータラッチＬ１．Ｌ２のデータ出力ｄ１、ｄ２は、論理
積回路Ａ１、Ａ２により印字命令信号ｅとの間の論理積
をとられ、印字命令信号ｅが真で且つデータ出力ｄ１、
ｄ２が黒情報であるときにのみ電源ｆ２により給電され
た発熱抵抗体Ｒ２、Ｒ４をドライバ回路Ｄ１、Ｄ２によ
り通電する。その結果、発熱抵抗体Ｒ２、Ｒ４は画情報
ｐ２、Ｒ４に応じてそれぞれ通電されることになる。ま
たこのとき、発熱抵抗体Ｒ１、Ｒ３は電源ｆ１が給電さ
れていないために通電されない。
以上のような構成によれば、発熱抵抗体を画情報に応じ
て通電するためのシフトレジスタ、データラッチ、論理
積回路、ドライバなどの制御回路群は、従来の半分の数
で構成することができる。
て通電するためのシフトレジスタ、データラッチ、論理
積回路、ドライバなどの制御回路群は、従来の半分の数
で構成することができる。
また、読出制御回路あるいは給電制御回路はマイクロプ
ロセッサ及びトランジスタなどで容易に構成できる。
ロセッサ及びトランジスタなどで容易に構成できる。
発明の詳細
な説明したように、本発明の感熱記録装置によれば、制
御°回路数を削減した安価な記録装置を実現することが
できる。
御°回路数を削減した安価な記録装置を実現することが
できる。
第１図は本発明に係る感熱記録装置の一実施例と示すブ
ロック構成図、第２図はその制御タイミングを示すタイ
ミングチャート、第３図は従来の感熱記録装置の構成例
を示すブロック図、第４図はその制御タイミングを示す
タイミングチャートである。 ８１〜Ｓト・・シフトレジスタ、Ｌ１〜Ｌト・データラ
ッチ、Ａ１−Ａ４・・・論理積回路、Ｄ１〜Ｄ４・・・
ドライバ、１・・・読出制御回路、２・・・ラインメモ
リ、３・・給電制御回路
ロック構成図、第２図はその制御タイミングを示すタイ
ミングチャート、第３図は従来の感熱記録装置の構成例
を示すブロック図、第４図はその制御タイミングを示す
タイミングチャートである。 ８１〜Ｓト・・シフトレジスタ、Ｌ１〜Ｌト・データラ
ッチ、Ａ１−Ａ４・・・論理積回路、Ｄ１〜Ｄ４・・・
ドライバ、１・・・読出制御回路、２・・・ラインメモ
リ、３・・給電制御回路
Claims (1)
- 一走査線分の画信号を蓄積するラインメモリと、該ライ
ンメモリから同一の一走査線分の画信号を一定の複数回
数読み出し且つ読み出した画信号中から前記読出回数に
等しい画素周期で一回の読出毎に位相を変えて前記画素
周期中の一画素を出力するとともに出力画素毎に転送ク
ロックを発生ししかも一走査線画素数を前記読出回数で
除した数の転送クロックの出力ごとにラッチ信号を出力
する読出制御回路と、一走査線の画素数の前記読出回数
分の一の段数を有するシフトレジスタと、該シフトレジ
スタのデータ出力をラッチする該シフトレジスタ段数と
同数のデータラッチと、該データラッチの出力と印字命
令信号の論理積をとる前記シフトレジスタ段数と同数の
論理積回路と、前記読出回数と同数の発熱抵抗体群に共
通に接続され前記論理積回路の出力に応じて発熱抵抗体
を通電する前記シフトレジスタ段数と同数のドライバ回
路と、該ドライバ回路に共通に接続される各々の発熱抵
抗体に前記読出回数毎に選択的に別個に給電する給電制
御回路とを備えていることを特徴とする感熱記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63215743A JPH0263373A (ja) | 1988-08-30 | 1988-08-30 | 感熱記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63215743A JPH0263373A (ja) | 1988-08-30 | 1988-08-30 | 感熱記録装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0263373A true JPH0263373A (ja) | 1990-03-02 |
Family
ID=16677471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63215743A Pending JPH0263373A (ja) | 1988-08-30 | 1988-08-30 | 感熱記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0263373A (ja) |
-
1988
- 1988-08-30 JP JP63215743A patent/JPH0263373A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5809214A (en) | Thermal printer | |
| JP2957799B2 (ja) | 表示装置の表示駆動用サンプルホールド回路 | |
| JPH0440059A (ja) | ラインイメージセンサー及びカラーラインイメージセンサー | |
| JPH0263373A (ja) | 感熱記録装置 | |
| JPH01299064A (ja) | 感熱記録装置 | |
| JP2575304B2 (ja) | 熱転写印刷ヘツド用発熱体駆動装置 | |
| JPS642072B2 (ja) | ||
| JPS6255346B2 (ja) | ||
| JPS613567A (ja) | 多階調記録装置 | |
| JP3155605B2 (ja) | 画像認識印字装置 | |
| JP3062314B2 (ja) | 印字素子駆動回路装置及び印字装置 | |
| JPS63275268A (ja) | 感熱記録装置 | |
| JP2858442B2 (ja) | 記録ヘッド駆動装置 | |
| JP2589580B2 (ja) | サーマルヘッドの記録制御方法 | |
| JPS6046663A (ja) | 感熱記録装置の記録制御方式 | |
| JPS63141451A (ja) | 記録装置 | |
| JPS61252756A (ja) | 画像形成装置 | |
| JPH01264361A (ja) | 感熱ヘッド駆動回路 | |
| JPH0733067U (ja) | 原稿読み取り出力装置 | |
| JPH02309865A (ja) | 画像読み取り装置 | |
| JPH06155803A (ja) | 発光素子アレイの駆動装置 | |
| JPH05103331A (ja) | カラーｃｃｄの画像転送方式 | |
| JPH0511462B2 (ja) | ||
| JPH04107159A (ja) | サーマルヘッド | |
| JPH01216859A (ja) | サーマルヘッド駆動用ｉｃ |