JPH0264829A - スレーブボード障害通知方式 - Google Patents

スレーブボード障害通知方式

Info

Publication number
JPH0264829A
JPH0264829A JP63217008A JP21700888A JPH0264829A JP H0264829 A JPH0264829 A JP H0264829A JP 63217008 A JP63217008 A JP 63217008A JP 21700888 A JP21700888 A JP 21700888A JP H0264829 A JPH0264829 A JP H0264829A
Authority
JP
Japan
Prior art keywords
board
slave
fault
slave board
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63217008A
Other languages
English (en)
Inventor
Hiroyuki Saito
宏行 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63217008A priority Critical patent/JPH0264829A/ja
Publication of JPH0264829A publication Critical patent/JPH0264829A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [目次] 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 発明の効果 [概要] ホストのCPUボードにより複数のスレーブボードがバ
スを介1ノでアクセスされるシステムにおいて、スレー
ブボード側の障害がCPUボードに通知される方式に関
し、 最優先割込みの信号線を用いることなくスレーブボード
側の障害をCPUボードへ確実に通知することが可能と
なる方式の提供を目的とし、複数のスレーブボードがホ
ストのCPUボードにバスを介して接続され、各スレー
ブボードは、該スレーブボードがCPUボードによりア
クセスされたときに該アクセスに対する応答信号をバス
の送出する手段と、該スレーブボーFで障害が発生した
ときに前記応答信号の送出を禁止する手段と、前記障害
が発生したときに障害情報が書き込よれる手段と、を含
み、CPUボードは、アクセスしたスレーブボードから
一定期間内に応答信号が送出されなかったときに該スレ
ーブボートでの障害発生を検知する手段と、障害発生が
検知されたスレーブボードから前記障害情報を取り込む
手段と、を含む、ことを特徴とする。
[産業上の利用分野] 本発明は、ホストのCPUボードにより複数のスレーブ
ボードがバスを介してアクセスされるシステムにおいて
、スレーブボード側の障害がCPUボードに通知される
方式に関する。
各種のシステムでは、ホストとなるCPUボードと各ス
レーブボードがマザーボードに差し込まれ、それらがマ
ザーボード上のバスを介して接続される。
モしてCPUボードにより各スレーブボートがマザーボ
ードのバスを介してアクセスされ、これにより制御が行
なわれる。
[従来の技術] 第4図には無線装置の監視制御を行なうシステムの構成
が示されており、スレーブボード10−1.10−2−
 ・・10−nがCPUボード12によりバス14を介
してアクセスされている。
そしてスレーブボード10−1に通信ケーブル40(こ
こではR5232Cケーブル)を介して端末装置(不図
示)が接続されており、スレーブボード10−1がCP
Uボード12によりアクセスされる。このアクセスによ
り端末装置側の通信情報がスレーブボード10−1を介
してCPUボード12に取り込まれ、必要な情報がCP
Uボート12から端末装置に与えられるや さらに、スレーブボード10−2・・・10−nがCP
Uボード12によりアクセスされたときにも、それらを
介して接続装置側の通信情報がCPUボート12に取り
込まれ、必要な情報が接続装置に与えられる、 ここで、スレーブボート10−1.10−2・・・10
−nのいずれかに障害が発生した場合(例えばスレーブ
ボード10−1でボーレート設定用のクロックが断たれ
る障害が発生した場合)、そのスレーブボード10−1
.10−2・・・10−nがCPUボード12によりそ
のままアクセスされると、CPUボード12て誤った処
理が行なわれるので、システムの運用に重大な支障を招
く。
そこで従来においては、スレーブボート1〇−1,10
−2・・・10−nで障害発生が検知されると、そのス
レーブボード10−1.10−2・・・10−nからバ
ス14を介して障害かCPUボード12に対して通知さ
れていた。
ところが、各スレーブボード10−1.10−2・・・
10−nのCPUアクセスには優先順位が予め定められ
ているので、その優先順位によってはCPUボード12
に障害発生の通知が取り込まれない可能性が生ずる。
このため、障害通知用の信号線がCPUボード12と各
スレーブボード10−1.10−2・・・10−n間に
設けられ、障害が発生したスレーブボード10−1.1
0−2−・−又は10−0からその信号線を介してCP
Uボード12ニ1tlFが最優先の割込みで通知されて
いた。
[発明が解決しようとする課題] しかしながらこの場合には、各スレーブボード10−1
.10−2・・・10−nからCPUボード12に至る
信号線が設けられるので、信号線の増加とともにこれら
にノズルが混入してマザーボードのバスエラーを招く可
能性が高くなる。
そのバスエラーが発生すると、CPUボート12におい
て最優先の割り込み処理が行なわれるので、システム性
能に大きな影響が生ずる。
本発明は上記従来の課題に鑑みてなされたものであり、
その目的は、最優先割り込みの信号線を用いることなく
スレーブボード側の障害をCPUボードへ確実に通知す
ることが可能となる方式を提供することにある。
[課題を解決するための手段] 上記目的を達成するために、本発明では第1図に示され
る方式がとられている。
同図において、スレーブボード10−1.10−2・・
・10−nはホストのCPUボード12とバス14を介
して接続されている。
そしてスレーブボード10−nには手段15゜18.1
7が含まれており、スレーブボード1゜−n bl C
P Uボード12によりアクセスされると、手段15か
らこのアクセスに対する応答信号がバス14へ送出され
る。
このスレーブボード10−nで障害が発生した場合には
、上記応答信号の送出が手段16により禁止され、障害
情報が手段17に書き込まれる。
これら手段15.18.17はスレーブボード10−1
.10−2・・−10−nにも含まれており、したがっ
て障害が発生したスレーブボード10−1.10−2・
・・10−nではCPUアクセスに対する応答信号がバ
ス14に送出されず、その障害の情報が保持される。
以上のスレーブボード10−1.10−2・・・10−
nをアクセスするCPUボード12には手段18.19
が含まれている。
手段18では、CPUボード12がアクセスしたスレー
ブボード10−1.10−2・・・又は10−nから一
定の期間内に応答信号がバス14へ送出されなかったと
きに、該スレーブボード10−1.’I O−2・・・
又は10−nの障害発生が検知される。
そして手段18により障害発生が検知されると、そのス
レーブボード10−1.10−2・−・又は10−nの
手段17から手段19にバス14を介して障害情報が取
り込まれる。
[作用コ 本発明では、障害の発生したスレーブボード10−1.
10−2・−−又は10−nがアクセスされると、この
アクセスに対する応答の無いことから、このスレーブボ
ード10−1.10−2−・・10−nの障害発生がC
PUボード12て認識される。
これにより障害の発生したスレーブボード1゜−1,1
0−2−−−又は10−nの手段17カ)ら障害情報が
CPUボード12に取り込まれ、障害内容がCPUボー
ド12で確認される。
[実施例コ 以下、図面に基づいて本発明にかかる装置の好適な実施
例を説明する。
第2図において、スレーブボード10−1.10−2−
 Φ・10−nとCPUボード12とはバス14を介し
て接続されており、バス14はデータバス14−1. 
 アドレスバス14−2.制御線14−3で構成されて
いる。
そしてスレーブボード10−1の入出力インタフェース
機能はその本体回路21で得られており、CPUボード
12によるスレーブボード10−1のアクセスはアドレ
スデータから生成されたデコーダ22の出力で本体回路
21において確認される。
このアクセスが確認されると、アクセスに対する応答信
号が応答信号発生器15から制御線14−3に送出され
、CPUボード12でスレーブボー ト10−1の応答
が確認される。
その結果、外部(例えば端末装置)の情報がスレーブボ
ード10−1及びデータバス14−11を介してCP 
tJボート゛12に取り込まれ、逆の経路で必要な情報
が外部に送出される。
ここで、スレーブボード10−1において障害が発生し
た場合には、その障害の内容を対応ビットのセットで示
す情報が本体回路21から送出される。
レジスタ回路17ては障害内容を示す上記情報が記憶さ
れ、デコーダ22の出力でCPUボード12によりレジ
スタ回路17のアクセスされたことが確認されると、そ
の記憶内容がデータバス14−1に送出される。
また障害発生時に本体回路21から送出された上記情報
はオアゲート23を介してアンドゲート16に与えられ
ており、さらにデコーダ22の出力もアントゲ−)16
に与えられている。
その結果、障害が発生したときにCPUボード12によ
りスレーブボード10−1がアクセスされると、アント
ゲ−1・16の入力条件が成立する。
このアンド出力は応答信号発生器15に与えられており
、そのアンドゲート16の出力により応答信号発生器1
5の応答信号出力が禁止される。
したがって本実施例では、スレーブボードl〇−1にお
いて障害が発生した場合には、その後にスレーブボード
10−1がCPUボード12によりアクセスされても、
これに対する応答信号がCPUボード12へ送出される
ことはない。
なお、スレーブボート10−2・・・10−nにも応答
信号発生器15.アントゲ−1−16,レジスタ回路1
7.デコーダ22.オアゲート23がスレーブボード1
0−1と同様に設けられている。
したがってそれらのスレーブボード10−2・・・10
−nに障害が発生すると、障害内容を示す情報が各スレ
ーブ内部で保持されるとともに、CPUボード12のア
クセスに対する応答信号の送出が各々禁止される。
本実施例は以上の構成から成り、以下その作用を説明す
る。
第3図にはスレーブボー1” 10−1に設けられた本
体回路21の処理内容とCPUボート12の処理内容を
説明するフローチャートが示されており、ここではスレ
ーブボード10−1で障害が発生する。
スレーブボード10−1の本体回路21て障害の発生が
検出されるとくステップ300)、前述の障害情報が本
体回路21から送出される(ステップ302)。
これによりその情報がレジスタ回路17で保持され、ま
た、アンドゲート16にも与えられる。
その後、スレーブボード10−1がCPUボード12に
よりアクセスされた場合には(ステップ304)、アン
トゲ−I・16の人力条件が成立してスレーブボード1
0−1の応答信号送出が禁止されるので、バスタイムオ
ーバーのエラーが発生する。
このエラー発生からスレーブボード10−1の障害発生
がCP tJボード12て確認される(ステップ306
)と、スレーブボー1・’10−1のレジスタ回路17
がアクセスされ(ステップ308)、これに保持されて
いた障害情報がCPUボード12に読み込まれて障害内
容が認識される(ステップ310)。
そしてCPUボード12ではその障害内容に応じた処理
が行なわれ(ステップ312)、その結果、障害発生の
警報が出力され、障害発生で使用不能となった機能が切
り捨てられ、スレーブボード10−1がシステムから切
り離され、あるいはシステムがリセットされる。
なお、第3図の処理はスレーブボーF’ 10−2・・
・10−nに障害が発生した場合にも同様に行なわれる
以上説明したように本実施例によれは、障害が発生した
スレーブボード10−1.10−2・・・又は10−n
でCPUボード12のアクセスに対する応答が禁止され
るとともに障害情報が保持され、保持情報のアクセスに
より障害内容がCPUボート】2へ取り込まれるので、
最優先割り込みの信号線を設けることなくスレーブボー
ド10−1.10−2=10−n側の障害をCPUボー
ド12へ確実に通知することが可能となる。
第1図は発明の原理説明図、 第2図は実施例の構成説明図、 第3図は実施例の作用を説明するフローチャート、 第4図は従来方式を説明するブロック図である。
[発明の効果] 以上説明したように本発明によれば、障害が発生したス
レーブボードでそのときの障害情報が保持されるととも
にCPU側のアクセスに対する応答が禁止され、CPU
ボードではアクセスに対する応答の無いことからそのス
レーブボードの障害発生が検知され、障害発生が検知さ
れたスレーブボートから障害情報が取り込まれるので、
ノイズ混入の可能性を有した最優先割り込み用の信号線
を設けることなく、スレーブボード側の障害をCPUボ
ード側へ誤りなく確実に通知することが可能となる。
【図面の簡単な説明】
10−1.】O〜2・・・10−n・・・スレーブボー
ド、 12・ ・ ・CPUボード、 144・・バス、 14−1・・・データバス、 14−2・・・アドレスバス、 14−3・・・制御線、 15・・・応答信号発生器、 16・・・アンドゲート、 17・・・レジスタ回路、 21・・・スレーブボードの本体回路、22拳・・デコ
ーダ、 23・・・オアゲート。 発明の原理説明図 第1図 実施例の構成説明図 第2図 <12〉 < 10−1 > 実施例の作用を説明するフローチャート第3図 従来方式を説明するプロ・アク図 第4図

Claims (1)

  1. 【特許請求の範囲】 複数のスレーブボード(10−1、10−2・・・10
    −n)がホストのCPUボード(12)にバス(14)
    を介して接続され、 各スレーブボード(10−1、10−2・・・10−n
    )は、 該スレーブボード(10−1、10−2・・・又は10
    −n)がCPUボード(12)によりアクセスされたと
    きに該アクセスに対する応答信号をバス(14)へ送出
    する手段(15)と、該スレーブボード(10−1、1
    0−2・・・又は10−n)で障害が発生したときに前
    記応答信号の送出を禁止する手段(16)と、 前記障害が発生したときに障害情報が書き込まれる手段
    (17)と、 を含み、 CPUボード(12)は、 アクセスしたスレーブボード(10−1、10−2・・
    ・又は10−n)から一定期間内に応答信号が送出され
    なかったときに該スレーブボード(10−1、10−2
    ・・・又は10−n)での障害発生を検知する手段(1
    8)、と、 障害発生が検知されたスレーブボード(10−1、10
    −2・・・又は10−n)から前記障害情報を取り込む
    手段(19)と、 を含む、 ことを特徴とするスレーブボード障害発生通知方式。
JP63217008A 1988-08-31 1988-08-31 スレーブボード障害通知方式 Pending JPH0264829A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63217008A JPH0264829A (ja) 1988-08-31 1988-08-31 スレーブボード障害通知方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63217008A JPH0264829A (ja) 1988-08-31 1988-08-31 スレーブボード障害通知方式

Publications (1)

Publication Number Publication Date
JPH0264829A true JPH0264829A (ja) 1990-03-05

Family

ID=16697380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63217008A Pending JPH0264829A (ja) 1988-08-31 1988-08-31 スレーブボード障害通知方式

Country Status (1)

Country Link
JP (1) JPH0264829A (ja)

Similar Documents

Publication Publication Date Title
US6233635B1 (en) Diagnostic/control system using a multi-level I2C bus
US4680581A (en) Local area network special function frames
US5299193A (en) Signal interface for coupling a network front end circuit to a network adapter circuit
US5644700A (en) Method for operating redundant master I/O controllers
JPS6285345A (ja) 複数の異種データ処理チヤンネルを有する自動飛行制御装置
JPS60100254A (ja) マルチプロセツサシステム
GB2264843A (en) An interface device for coupling a host device to a computer network
JPH024932B2 (ja)
JPH10340212A (ja) クロック同期バス上の障害を分離する方法
JPH0567028A (ja) 情報処理装置
JPH0264829A (ja) スレーブボード障害通知方式
EP0793181B1 (en) Data transmission system between master and slave and slave using the same
JPS6235144B2 (ja)
JP2761356B2 (ja) ハブの自己番号設定方式
JPS60194647A (ja) デ−タ伝送システム
JP3174246B2 (ja) 監視装置及び情報送受信装置
McHugh IEEE P1149. 5 standard module test and maintenance bus
KR940003845B1 (ko) 하위레벨 프로세서의 통화로계 버스 선택방법
JPH033043A (ja) 半導体装置
JPH05153137A (ja) ループコントローラシステム
JP3222540B2 (ja) 記憶媒体及び前記記憶媒体を着脱する電子機器
JPH0635816A (ja) マルチcpuシステム
JPH04278742A (ja) 受信データの誤り検出方法
JPS597971B2 (ja) 入出力装置の制御方式
JPS6244300B2 (ja)