JPH0266940A - 半導体装置の金属配線膜の塗布方法 - Google Patents
半導体装置の金属配線膜の塗布方法Info
- Publication number
- JPH0266940A JPH0266940A JP1171322A JP17132289A JPH0266940A JP H0266940 A JPH0266940 A JP H0266940A JP 1171322 A JP1171322 A JP 1171322A JP 17132289 A JP17132289 A JP 17132289A JP H0266940 A JPH0266940 A JP H0266940A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- metal wiring
- silicide film
- wiring film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
- H10W20/057—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by selectively depositing, e.g. by using selective CVD or plating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
- H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
- H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置の製造工程において段差が甚だし
いコンタクトホール（Ｃｏｎｔａｃｔ ｌ１ｏｌｅ）に
金属配線膜を形成させる時、コンタクトホールを大いに
低下させ、漏洩電流を防止することができる金属配線膜
の塗布方法に関するものである。
いコンタクトホール（Ｃｏｎｔａｃｔ ｌ１ｏｌｅ）に
金属配線膜を形成させる時、コンタクトホールを大いに
低下させ、漏洩電流を防止することができる金属配線膜
の塗布方法に関するものである。
半導体素子が集積化されて行くことによって、コンタク
トホールの大きさが減少され、段差が深くなるので、微
細加工が要求される。しかしながら、従来の方法により
金属配線膜を形成させる場合には、第１図に示すように
、コンタクトホール内部にシリコン析出物６が発生し、
また、金属膜５によるスパイク７が発生するので、コン
タクト抵抗が増加するばかりでなく、漏洩電流が増加す
る。
トホールの大きさが減少され、段差が深くなるので、微
細加工が要求される。しかしながら、従来の方法により
金属配線膜を形成させる場合には、第１図に示すように
、コンタクトホール内部にシリコン析出物６が発生し、
また、金属膜５によるスパイク７が発生するので、コン
タクト抵抗が増加するばかりでなく、漏洩電流が増加す
る。
一方、コンタクトホールにおけるシリコンの析出防止及
びスパイクの防止のためにメタル材（Ｂａｒｒｉｅｒ
Ｍｅｔａ ｌ）を使用する方法と、コンタクトホールに
おけるステ、プカバレ・ノジ（Ｓｔｅｐ Ｃｏｖｅｒａ
ｇｅ）を増加させるためにコンタクトホールを満たす工
程とが行われてきた。
びスパイクの防止のためにメタル材（Ｂａｒｒｉｅｒ
Ｍｅｔａ ｌ）を使用する方法と、コンタクトホールに
おけるステ、プカバレ・ノジ（Ｓｔｅｐ Ｃｏｖｅｒａ
ｇｅ）を増加させるためにコンタクトホールを満たす工
程とが行われてきた。
しかし、前者の場合は、シリコンの析出防止及びスパイ
クの防止効果は得ることができるが、金属配線膜のステ
ノプ力パレノジを改善することができないし、後者の場
合は、多結晶シリコン又はタングステン膜を用いてコン
タクトホールを満たす方法は、金属配線膜のステノプカ
バレソジは改善することができるが、コンタクトホール
の増加及びコンタクトの漏洩電流が増加することにより
、実際の半導体装置に適用する時、問題点があった。
クの防止効果は得ることができるが、金属配線膜のステ
ノプ力パレノジを改善することができないし、後者の場
合は、多結晶シリコン又はタングステン膜を用いてコン
タクトホールを満たす方法は、金属配線膜のステノプカ
バレソジは改善することができるが、コンタクトホール
の増加及びコンタクトの漏洩電流が増加することにより
、実際の半導体装置に適用する時、問題点があった。
即ち、第２図に示すように、コンタクトホールに選択的
な塗布方式により、タングステンｌｌｌＸ４を塗布する
場合、コンタクト境界面においてシリコンとタングステ
ンとの相互作用により蚕食現象領域８が現れ、また、コ
ンタクトホールの下部の不純物注入領域２でタングステ
ン原子のトンネリング（ｔｕｎｎｅｌｉｎｇ） 領域９
が現れ、漏洩１１流が急に増加するようになる。
な塗布方式により、タングステンｌｌｌＸ４を塗布する
場合、コンタクト境界面においてシリコンとタングステ
ンとの相互作用により蚕食現象領域８が現れ、また、コ
ンタクトホールの下部の不純物注入領域２でタングステ
ン原子のトンネリング（ｔｕｎｎｅｌｉｎｇ） 領域９
が現れ、漏洩１１流が急に増加するようになる。
本発明の目的は、半導体装置の製造工程において、コン
タクトホールに金属配線膜を塗布させる際、コンタクト
抵抗とコンタクトホールにおける漏洩電流とを大いに減
少させるために、コンタクトホールにシリサイド膜を形
成させた後、金属配線膜が塗布されることができる半導
体装置の金属配線膜の塗布方法を提供することにある。
タクトホールに金属配線膜を塗布させる際、コンタクト
抵抗とコンタクトホールにおける漏洩電流とを大いに減
少させるために、コンタクトホールにシリサイド膜を形
成させた後、金属配線膜が塗布されることができる半導
体装置の金属配線膜の塗布方法を提供することにある。
本発明の特徴は、セルフ−アライン（Ｓｅｌｆ−Ａｌｔ
ｇｎ）方式によりコンタクトホールにシリサイド膜を形
成させる工程と、化学蒸着法によりタングステン膜をシ
リサイド膜の上に選択的に塗布させる工程とからなる。
ｇｎ）方式によりコンタクトホールにシリサイド膜を形
成させる工程と、化学蒸着法によりタングステン膜をシ
リサイド膜の上に選択的に塗布させる工程とからなる。
以下、本発明の実施例を添付図面に従って詳細に説明す
る。
る。
第３図は、本発明によりコンタクトホールに金属配線膜
を形成する状態を示す断面図であり、シリコン基板１上
に不純物注入領域２を形成し、セルフ−アライン方式に
よって段差の甚だしいコンタクトホールを作った後、そ
の上にシリサイド膜１５を形成し、タングステン膜１６
を選択的に塗布した後、その上に金属配線膜１７が塗布
されることを示している。これを工程順に説明すると、
まず絶縁膜を塗布するため、第４図（Ａ）のようにシリ
コン基板１にイオン注入により不純物注入領域２を形成
した後′ｌＪＡ縁膜３を塗布する。この絶縁＃３は、化
学蒸着法による酸化膜又は不純物をドーピングした酸化
膜であり、厚さを１μｍにする。
を形成する状態を示す断面図であり、シリコン基板１上
に不純物注入領域２を形成し、セルフ−アライン方式に
よって段差の甚だしいコンタクトホールを作った後、そ
の上にシリサイド膜１５を形成し、タングステン膜１６
を選択的に塗布した後、その上に金属配線膜１７が塗布
されることを示している。これを工程順に説明すると、
まず絶縁膜を塗布するため、第４図（Ａ）のようにシリ
コン基板１にイオン注入により不純物注入領域２を形成
した後′ｌＪＡ縁膜３を塗布する。この絶縁＃３は、化
学蒸着法による酸化膜又は不純物をドーピングした酸化
膜であり、厚さを１μｍにする。
次に、コンタクトホールを形成するため、−船釣な写真
蝕刻工程により、第４図（Ｂ）のように、絶縁膜３をリ
アクティブイオンエツチング（ＲＩＥ）で乾式に蝕刻す
る。
蝕刻工程により、第４図（Ｂ）のように、絶縁膜３をリ
アクティブイオンエツチング（ＲＩＥ）で乾式に蝕刻す
る。
このようにして、コンタクトホール２０を形成した後、
ｌＯＯ：１のＨＦ？８液に１分間浸し、洗浄工程を行い
、スパッター装置を用いてチタニウムＩ！１４を６００
Ａ程度に塗布し、第４図（Ｃ）のように形成する。
ｌＯＯ：１のＨＦ？８液に１分間浸し、洗浄工程を行い
、スパッター装置を用いてチタニウムＩ！１４を６００
Ａ程度に塗布し、第４図（Ｃ）のように形成する。
その後、熱処理装置により、１０秒間アルゴン雰囲気下
に９００℃で熱処理を行い、コンタクトホールの下部だ
けに第４図（Ｄ）のように、チタニウムシリサイド＠１
５を形成する。熱処理を行った後、湿式蝕刻方法により
チタニウム膜１４を蝕刻し、選択的な蝕刻工程により、
チタニウムシリサイド膜１５を第４図（Ｅ）のように形
成する。ここで使用する湿式蝕刻溶液は、ＮＨ４ＯＨ：
Ｈ２Ｏ□：Ｈ＝Ｏ＝１：１：５の比率の溶液であり、７
０℃で使用する。
に９００℃で熱処理を行い、コンタクトホールの下部だ
けに第４図（Ｄ）のように、チタニウムシリサイド＠１
５を形成する。熱処理を行った後、湿式蝕刻方法により
チタニウム膜１４を蝕刻し、選択的な蝕刻工程により、
チタニウムシリサイド膜１５を第４図（Ｅ）のように形
成する。ここで使用する湿式蝕刻溶液は、ＮＨ４ＯＨ：
Ｈ２Ｏ□：Ｈ＝Ｏ＝１：１：５の比率の溶液であり、７
０℃で使用する。
その後、第４図（Ｆ）のように、酸素プラズマ雰囲気下
にコンタクトホール２０及び絶縁膜３を乾式洗浄する。
にコンタクトホール２０及び絶縁膜３を乾式洗浄する。
乾式洗浄の後、化学蒸着法によりタングステン膜１６を
第４図（Ｇ）のよ、うに選択的に塗布する。この際、絶
縁膜３上にはタングステン膜１６は塗布されず、コンタ
クトホールのシリサイド膜１５上にだけタングステンが
塗布され、塗布温度は５５０℃であり、使用ガスはＷＦ
＊ ／Ｈ！ ＝ ２００／６０００３ＣＣＭ、圧力は４
Ｑ Ｑ ｍ Ｔｏｒｒである。
第４図（Ｇ）のよ、うに選択的に塗布する。この際、絶
縁膜３上にはタングステン膜１６は塗布されず、コンタ
クトホールのシリサイド膜１５上にだけタングステンが
塗布され、塗布温度は５５０℃であり、使用ガスはＷＦ
＊ ／Ｈ！ ＝ ２００／６０００３ＣＣＭ、圧力は４
Ｑ Ｑ ｍ Ｔｏｒｒである。
そして、最終工程として、スパッター装置により、第４
図（Ｈ）のように金属配線膜１７をその上に塗布するこ
とにより完成し、斯くして、不純物が注入された領域の
コンタクトホールにシリコン析出物及びスパイク現象の
発生を防止することができる。
図（Ｈ）のように金属配線膜１７をその上に塗布するこ
とにより完成し、斯くして、不純物が注入された領域の
コンタクトホールにシリコン析出物及びスパイク現象の
発生を防止することができる。
以上のように、本発明は、シリサイド膜の形成後に選択
的にタングステン膜を塗布することにより、コンタクト
ホールに選択的にタングステン膜を塗布する場合に発生
する蚕食現象及びトンネリング現象等を防止することが
でき、斯くして、次のような効果を期待することができ
る。
的にタングステン膜を塗布することにより、コンタクト
ホールに選択的にタングステン膜を塗布する場合に発生
する蚕食現象及びトンネリング現象等を防止することが
でき、斯くして、次のような効果を期待することができ
る。
（１１半導体装置の製造工程で段差が甚だしいコンタク
トホールを埋め立てることによって、金属配線膜のステ
ップカバレッジを向上させることができる。
トホールを埋め立てることによって、金属配線膜のステ
ップカバレッジを向上させることができる。
（２）不純物注入領域に形成したコンタクトホールで金
属配線膜のコンタクト抵抗を低下させると共に、漏洩電
流を著しく滅失させることができる。
属配線膜のコンタクト抵抗を低下させると共に、漏洩電
流を著しく滅失させることができる。
（３） 多層配線工程により金属膜を塗布する場合、
優れた平坦化効果を得ることができる。
優れた平坦化効果を得ることができる。
第１図は、従来方法によりコンタクトホールに金属配線
膜を塗布する方法を示す断面図である。 第２図は、選択的な塗布方法により従来のコンタクトホ
ールに金属配線膜を塗布する方法を示す断面図である。 第３図は、本発明によりコンタクトホールに金属配線膜
を形成する方法を示す断面図である。 第４図（Ａ）〜（Ｈ）は、本発明によりコンタクトホー
ルに選択的に塗布する方法及び金属配線膜を形成する方
法を工程順に示す状態図である。 １・・・シリコン基板、 ２・・・不純物注入領域、 ３・・・絶縁膜、 ４・・ ５・・・金属膜、 ６・・ ７・・・スパイク、 ８・・・蚕食現象領域、 ９・・・トンネリング領域、 １４・・・チタニウム膜、 １５・・・チタニウムノリサイド膜、 １６・・・タングステン膜、 １７・・・金属膜、 ２０・・・コンタクトホール。 タングステン膜、 ・シリコン析出物、
膜を塗布する方法を示す断面図である。 第２図は、選択的な塗布方法により従来のコンタクトホ
ールに金属配線膜を塗布する方法を示す断面図である。 第３図は、本発明によりコンタクトホールに金属配線膜
を形成する方法を示す断面図である。 第４図（Ａ）〜（Ｈ）は、本発明によりコンタクトホー
ルに選択的に塗布する方法及び金属配線膜を形成する方
法を工程順に示す状態図である。 １・・・シリコン基板、 ２・・・不純物注入領域、 ３・・・絶縁膜、 ４・・ ５・・・金属膜、 ６・・ ７・・・スパイク、 ８・・・蚕食現象領域、 ９・・・トンネリング領域、 １４・・・チタニウム膜、 １５・・・チタニウムノリサイド膜、 １６・・・タングステン膜、 １７・・・金属膜、 ２０・・・コンタクトホール。 タングステン膜、 ・シリコン析出物、
Claims (4)
- （１）コンタクトホール（２０）に金属配線膜（１７）
を塗布する方法において、コンタクトホールにシリサイ
ド膜（１５）を形成する工程と、化学蒸着法によりタン
グステン膜（１６）をシリサイド膜上に選択的に塗布す
る工程と、その上に金属配線膜（１７）を塗布する工程
と、からなる半導体装置の金属配線膜の塗布方法。 - （２）前記のコンタクトホールにシリサイド膜を形成す
る工程をセルフ−アライン方式によって行うことを特徴
とする請求項１に記載の半導体装置の金属配線膜の塗布
方法。 - （３）前記のコンタクトホールにシリサイド膜を形成す
る工程をリフト−オフ方式によって行うことを特徴とす
る請求項１に記載の半導体装置の金属配線膜の塗布方法
。 - （４）シリサイド膜（１５）を形成する工程を、窒素雰
囲気下で熱処理して、形成されたシリサイド膜が窒化金
属膜とシリサイド膜との二重構造を有するようにしたこ
とを特徴とする請求項１に記載の半導体装置の金属配線
膜の塗布方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR88-8602 | 1988-07-11 | ||
| KR1019880008602A KR920008842B1 (ko) | 1988-07-11 | 1988-07-11 | 반도체장치의 금속배선막 도포방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0266940A true JPH0266940A (ja) | 1990-03-07 |
Family
ID=19275980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1171322A Pending JPH0266940A (ja) | 1988-07-11 | 1989-07-04 | 半導体装置の金属配線膜の塗布方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0266940A (ja) |
| KR (1) | KR920008842B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100844459B1 (ko) * | 2006-07-24 | 2008-07-08 | 정연일 | 낚시대용 전동릴 전원장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61216433A (ja) * | 1985-03-22 | 1986-09-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS6254470A (ja) * | 1985-09-03 | 1987-03-10 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS62145774A (ja) * | 1985-12-20 | 1987-06-29 | Agency Of Ind Science & Technol | 半導体装置 |
| JPS63160328A (ja) * | 1986-12-24 | 1988-07-04 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1988
- 1988-07-11 KR KR1019880008602A patent/KR920008842B1/ko not_active Expired
-
1989
- 1989-07-04 JP JP1171322A patent/JPH0266940A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61216433A (ja) * | 1985-03-22 | 1986-09-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS6254470A (ja) * | 1985-09-03 | 1987-03-10 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS62145774A (ja) * | 1985-12-20 | 1987-06-29 | Agency Of Ind Science & Technol | 半導体装置 |
| JPS63160328A (ja) * | 1986-12-24 | 1988-07-04 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR900002448A (ko) | 1990-02-28 |
| KR920008842B1 (ko) | 1992-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JP2685253B2 (ja) | 珪素半導体デバイスに電気相互接続部を形成する方法 | |
| JPH0736403B2 (ja) | 耐火金属の付着方法 | |
| KR0144737B1 (ko) | 반도체 장치 제조방법 | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| JPS639925A (ja) | 半導体装置の製造方法 | |
| JP2587335B2 (ja) | 金属薄膜の平坦化形成方法 | |
| JPH06283613A (ja) | 半導体素子の金属コンタクト形成方法 | |
| JPH0266940A (ja) | 半導体装置の金属配線膜の塗布方法 | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| JPH0325931A (ja) | 配線形成方法 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| JP2864624B2 (ja) | コンタクト埋め込み金属構造体およびその製造方法 | |
| JP2660072B2 (ja) | コンタクトの形成方法 | |
| JPH0794448A (ja) | 半導体装置の製造方法 | |
| JPS58116751A (ja) | 半導体装置の製造方法 | |
| JP2692918B2 (ja) | 半導体装置の製造方法 | |
| JP2543192B2 (ja) | 半導体装置およびその製造方法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| JPS5951549A (ja) | 集積回路装置の製造方法 | |
| JPS6347947A (ja) | 半導体装置の製造方法 | |
| JPH0682641B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| JPH0629240A (ja) | 半導体装置並びにその製造方法 | |
| JPH11145078A (ja) | 半導体装置の製造方法 |