JPH0267631A - マイクロプロブラム分岐制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概　　要コ サブオペレーションコードを持つ命令の実行に係る処理
を行なうマイクロプログラムの制御に関し、 サブオペレーションコードを持つ命令の処理に係る同一
のマイクロプログラムが重複してコントロールストレー
ジ中に存在することを排・してコントロールストレージ
を有効に使用することを目的とし、 コントロールストレージの各マイクロプログラムステッ
プに対応せしめて分岐を指示する情報を格納する領域を
設けると共に、異なるサブオペレーションコードを有す
る命令の実行に係る制御の一部を共通のマイクロプログ
ラムで処理せしめる手段と、該マイクロプログラム中の
特定のプログラムステップにより、前記コントロールス
トレージの領域に分岐を指示する情報を伝達する手段と
を設けることにより構成する。

［産業上の利用分野］ 本発明は命令の実行に係る処理をマイクロプログラムに
よって行なう如く構成された情報処理装置の該マイクロ
プログラムの制御に関し、特に、命令がサブオペレーシ
ョンコードを伴う場合のマイクロプログラムの制御に係
る。

［従来の技術］ 情報処理装置における命令の読み出し、デコード、実行
等の動作は、主記憶へのアクセス、レジスタへのデータ
のロード、データのシフト、加算器への人出力等の基本
的動作の組み合わせによって実現している。

命令をこのような基本動作に分解したり、これを実行し
たりする処理は論理回路によっても実現し得るものであ
るが、基本動作を専門に行なうためのプログラム（マイ
クロプログラム）によ→て行なうことが可能であり、動
作の変更等の措置が容易である所からこのような形式の
情報処理装置が多く作られている。

一方、近年情報処理装置による処理の高速化、高機能化
のために、多機能の命令の実現が要求され、命令数の増
加が必要となってきている。

このように命令数が増加すると、従来の命令（オペレー
ションコード）に割り当てられていたビット数では足り
なくなるので、特定の命令コードの場合に、これにサブ
オペレーションコードを付加して該命令コードから更に
複数の異なる命令を新たに作り出すことが行なわれる。

［発明が解決しようとする課題］ 従来、サブオペレーションコードを持つ命令については
、サブオペレーションコードごとに、又はサブオペレー
ションコードを持つ命令をグループ分けしてマイクロプ
ログラムの先頭アドレスを決めて、配置して置き、各先
頭アドレスから実行する方法が採られていた。サブオペ
レーションコードを持つ命令の処理については、異なる
サブオペレーションであってモ、全＜同様のマイクロス
テップの実行によって処理を行なう部分がかなりあり、
例えば、第４図に示すように＃Ａ、＃Ｂ、＃Ｃで示す各
サブオペレーションコードを持つ命令のマイクロステッ
プがＭ−００→Ｍ−０１−Ｍ−０２の間は全く同じであ
り、これらの処理後に異なるマイクロステップ（Ｍ−Ａ
Ｏ，Ｍ−ＢＯ，Ｍ−Ｃｏ）に分岐するような場合がある
。

従来はこのような場合であっても、サブオペレーション
コードごとに、マイクロプログラムの先頭アドレスを決
めて、コントロールストレージ上に配置していた。

本発明は、上述のような全く同様のマイクロプログラム
による処理を行なう部分を、異なるサブオペレーション
コードを持つ命令が共通的に用いることを可能として、
同じマイクロプログラムが重複してコントロールストレ
ージ上に存在することを避け、コントロールストレージ
領域を有効に利用することの出来るマイクロプログラム
の制御方式を提供することを目的としている。

［課題を解決するための手段］ 本発明によれば、上述の目的は前記特許請求の範囲に記
載した手段により達成される。すなわち、本発明は、命
令の実行に係る制御をマイクロプログラムによって行な
う如く構成され、サブオペレーションコードを伴う命令
コードを有する情報処理装置において、マイクロプログ
ラムを格納するコントロールストレージの各マイクロス
テップに対応せしめて分岐を指示する情報を格納する領
域を設けると共に、異なるサブオペレーションコードを
有する命令の実行に係る制御の一部を共通のマイクロプ
ログラムで処理せしめる手段と、該情報を検出したとき
命令のサブオペレーションコードを選択して、該サブオ
ペレーションコードに対応するコントロールストレージ
上のアドレスにアクセスする手段とを設けたマイクロプ
ログラム分岐制御方式である。

［作　用］ 第１図は本発明の詳細な説明する図であって、１は命令
コードをセットするレジスタを表わしており、１ａに命
令コードが、Ｉｂにサブオペレーションコードがセット
される。

また、２はセレクタ、３はＣＳアドレス選択制御部、４
はＣＳアドレスレジスタ、５はコントロールストレージ
（以下Ｃ８とも言う）、６は分岐指示の表示を行なう領
域、７は命令実行部のＣＳデータレジスタを表わしてい
る。

同図において、最初にレジスタｌに命令コードとサブオ
ペレーションコードがセットされたとき、ＣＳアドレス
選択制御部３は、セレクタ２が命令コードを選択し、こ
れに対応するＯ８上のアドレスがＣＳアドレスレジスタ
４にセットされる。

そして該アドレスによって、コントロールストレージ（
Ｃ５）にアクセスし、マイクロプログラムを読み出すこ
とによって命令の実行が行なわれる。該マイクロプログ
ラムを構成するマイクロステップは直前のマイクロステ
ップのネクストアドレス情報により読み出されるが、こ
のとき、マイクロプログラムの読み出し中に、読み出し
たマイクロステップに対応する領域６に分岐指示の表示
（例えば“１”）があるとき、これがＣＳアドレス選択
制御部３に伝えられ、該ＣＳアドレス選択制御部３は、
セレクタ２に対して、サブオペレーションコード１ｂを
選択するよう指示する。

これにより、セレクタ２がサブオペレーションコード１
ｂを選択し、該サブオペレーションコードに対応するア
ドレスがＣｓアドレスレジスタ４にセットされる。

そして、Ｃ８の該アドレスの領域にアクセスすることに
より当該サブオペレーションコード特有の命令実行動作
を行なう。

本発明においては、以上の動作により異なるサブオペレ
ーションコードを有する命令のうち、マイクロプログラ
ムの処理に共通の部分があるときは、それを総てサブオ
ペレーションごとにＣ８上に配置する必要がなく、同一
のマイクロプログラムを共通に使用した後、必要な箇所
から分岐させることができるので、Ｃ８の領域を有効に
使用することができる。

［実施例］ 第２図は本発明の一実施例のブロック図であって、マイ
クロプログラム制御の命令処理装置のＣＳアドレス制御
系を示しており、８は命令制御部、９はＣＳアドレス選
択回路部、１０はセレクタ、１１はＣＳアドレスレジス
タ、１２はコントロールストレージ、１３は分岐表示領
域、１４は命令実行部、１５はＣＳデータレジスタ、１
６はデコーダを表わしている。

同図において命令制御部８は命令の取り出し、命令コー
ドのデコードなどを行なう。

セレクタ１０はＣＳアドレス選択回路部の制御により、
命令コードあるいはサブオペレーションコード、または
、ＣＳデータのネタストアドレス情報によるアドレスを
選択してＣＳアドレスレジスタ１１にセットする。−命
令の処理が終了したとき、次の最初のＣＳアドレスは必
ず命令コードに対応するアドレスが選択される。そして
、コントロールストレージ１２から該アドレスを先頭ア
ドレスとするマイクロプログラムが順次読み出され、命
令実行部１４によって処理が行なわれる。

前記ＣＳアドレス選択回路部９はマイクロステップの読
み出しに際して分岐表示領域１３から“１”が読み出さ
れたことを知ると、セレクタ１０にサブオペレーション
コードを選択するように指示する。これによりセレクタ
ｌＯはサブオペレーションコードを選択し、これに対応
するアドレスをＣＳアドレスレジスタ１１にセットする
。

例えば、ＣＳアドレスが１２ピツトで、命令コードがＸ
’　８１　であるとき、それがサブオペレーションコー
ドを伴う命令であっても、ＣＳアドレスレジスタ１１に
はサブオペレーションコードには関係なく、Ｘ’０８１
がセットされる。

そして、コントロールストレージ１２から読み出したマ
イクロステップの分岐表示領域に“１”が表示されてい
るのが検出されると、これによりＣＳアドレス選択回路
部９はセレクタ１０にサブオペレーションコードの選択
を指示する。

〕のとき、サブオペレーションコードがｘ゛８３（すな
わち、命令全体のコードがＸ’　８１８３である場合）
であれば、ＣＳアドレスレジスタに、例えば、Ｘ’８３
１．：Ｘ’８００を加えた値であルＸ’８８３がセット
されるように動作する。

第３図はこのような動作の様子を説明する図で、＃Ａ、
＃Ｂ、＃Ｃはそれぞれ異なるサブオペレーションコード
を持つ命令を示している。

同図において、＃Ａ、＃Ｂ、＃Ｃとも命令コードが同一
であり、Ｍ−００〜Ｍ−０２で示す間のマイクロステッ
プが共通のものであるため、最初は常にＭ−００のマイ
クロステップが選択され処理に入る。そして、数字符１
７で示すＭｏ２のステップにおいて、コントロールスト
レージ１２の分岐表示領域１３に“ｌ”が立てられてい
る。

これによって、命令＃ＡはマイクロステップＭ−ＡＯへ
、命令＃ＢはマイクロステップＭ−ＢＯへ、命令＃Ｃは
マイクロステップＭ−ＣＯへ分岐する。

従来の方式では、このような場合、マイクロステップＭ
−００〜Ｍ−０２を、命令＃Ａ、＃Ｂ、＃Ｃがそれぞれ
Ｃ８上に持っている必要があったが、本発明の方式によ
れば、このように、マイクロステップＭ−００〜Ｍ−０
２を１組持っていればよいので、コントロールストレー
ジの必要領域が少なくてすむことになる。

第３図に右いては、説明を容易にするため、三つの命令
が、３ステツプのマイクロ命令を共有する場合について
説明しているが、実際には、更に多くの命令が、多くの
マイクロステップを共有することが考えられ、コントロ
ールストレージ領域の使用効率を大幅に高め得ることが
できる。

［発明の効果コ 以上説明したように、本発明によれば、サブオペレーシ
ョンコードを有する命令の実行に係る処理において、共
通の動作を行なうマイクロプログラムの部分を、異なる
命令ごとにコントロー、ルストレージ上に持つ必要がな
くなり、１組のマイクロプログラムを異なる命令が容易
に使用できるから、コントロールストレージの領域を効
果的に使用することができる利点がある。

Claims (1)

1. 【特許請求の範囲】 命令の実行に係る制御をマイクロプログラムによって行
   なう如く構成され、サブオペレーションコードを伴なう
   命令コードを有する情報処理装置において、 マイクロプログラムを格納するコントロールストレージ
   の各マイクロプログラムステップに対応せしめて分岐を
   指示する情報を格納する領域を設けると共に、異なるサ
   ブオペレーションコードを有する命令の実行に係る制御
   の一部を共通のマイクロプログラムで処理せしめる手段
   と、 該情報を検出したとき命令のサブオペレーションコード
   を選択して、該サブオペレーションコードに対応するコ
   ントロールストレージ上のアドレスにアクセスする手段
   とを設けたことを特徴とするマイクロプログラム分岐制
   御方式。