JPH087677B2 - マイクロプロブラム分岐制御方式 - Google Patents

Description

【発明の詳細な説明】 ［概 要］ サブオペレーションコードを持つ命令の実行に係る処
理を行なうマイクロプログラムの制御に関し、 サブオペレーションコードを持つ命令の処理に係る同
一のマイクロプログラムが重複してコントロールストレ
ージ中に存在することを排してコントロールストレージ
を有効に使用することを目的とし、 コントロールストレージの各マイクロプログラムステ
ップに対応せしめて分岐を指示する情報を格納する領域
を設けると共に、サブオペレーションコードが異なる命
令の実行に係る制御の一部を共通のマイクロプログラム
で処理せしめる手段と、該情報を検出したとき、命令の
サブオペレーションコードに対応するコントロールスト
レージ上のアドレスに分岐する手段とを設けることによ
り構成する。

［産業上の利用分野］ 本発明は命令の実行に係る処理をマイクロプログラム
によって行なう如く構成された情報処理装置の該マイク
ロプログラムの制御に関し、特に、命令がサブオペレー
ションコードを伴う場合のマイクロプログラムの制約に
係る。

［従来の技術］ 情報処理装置における命令の読み出し、デコード、実
行等の動作は、主記憶へのアクセス、レジスタへのデー
タのロード、データのシフト、加算器への入出力等の基
本的動作の組み合わせによって実現している。

命令をこのような基本動作に分解したり、これを実行
したりする処理は論理回路によっても実現し得るもので
あるが、基本動作を専門に行なうためのプログラム（マ
イクロプログラム）によって行なうことが可能であり、
動作の変更等の措置が容易である所からこのような形式
の情報処理装置が多く作られている。

一方、近年情報処理装置による処理の高速化、高機能
化のために、多機能の命令の実現が要求され、命令数の
増加が必要となってきている。

このように命令数が増加すると、従来の命令（オペレ
ーションコード）に割り当てられていたビット数では足
りなくなるので、特定の命令コードの場合に、これにサ
ブオペレーションコードを付加して該命令コードから更
に複数の異なる命令を新たに作り出すことが行なわれ
る。

［発明が解決しようとする課題］ 従来、サブオペレーションコードを持つ命令について
は、サブオプレーションコードごとに、又はサブオペレ
ーションコードを持つ命令をグループ分けしてマイクロ
プログラムの先頭アドレスを決めて、配置して置き、各
先頭アドレスから実行する方法が採られていた。サブオ
ペレーションコードを持つ命令の処理については、異な
るサブオペレーションであっても、全く同様のマイクロ
ステップの実行によって処理を行なう部分がかなりあ
り、例えば、第４図に示すように＃A,＃B,＃Ｃで示す各
サブオペレーションコードを持つ命令のマイクロステッ
プがＭ−00→Ｍ−01→Ｍ−02の間は全く同じであり、こ
れらの処理後に異なるマイクロステップ（Ｍ−A0,M−B
0,M−C0）に分岐するような場合がある。

従来はこのような場合であっても、サブオペレーショ
ンコードごとに、マイクロプログラムの先頭アドレスを
決めて、コントロールストレージ上に配置していた。

本発明は、上述のような全く同様のマイクロプログラ
ムによる処理を行なう部分を、異なるサブオペレーショ
ンコードを持つ命令が共通的に用いることを可能とし
て、同じマイクロプログラムが重複してコントロールス
トレージ上に存在することを避け、コントロールストレ
ージ領域を有効に利用することの出来るマイクロプログ
ラムの制御方式を提供することを目的としている。

［課題を解決するための手段］ 本発明によれば、上述の目的は前記特許請求の範囲に
記載した手段により達成される。すなわち、本発明は、
命令の実行に係る制御をマイクロプログラムによって行
なう如く構成され、サブオペレーションコードを伴なう
命令コードを有する情報処理装置において、マイクロプ
ログラムを格納するコントロールストレージの各マイク
ロプログラムステップに対応せしめて分岐を指示する情
報を格納する領域を設けると共に、サブオペレーション
コードが異なる命令の実行に係る制御の一部を共通のマ
イクロプログラムで処理せしめる手段と、該情報を検出
したとき、命令のサブオペレーションコードに対応する
コントロールストレージ上のアドレスに分岐する手段と
を設けたマイクロプログラム分岐制御方式である。

［作 用］ 第１図は本発明の原理を説明する図であって、１は命
令コードをセットするレジスタを表わしており、1aに命
令コードが、1bにサブオペレーションコードがセットさ
れる。

また、２はセレクタ、３はCSアドレス選択制御部、４
はCSアドレスレジスタ、５はコントロールストレージ
（以下CSとも言う）、６は分岐指示の表示を行なう領
域、７は命令実行部のCSデータレジスタを表わしてい
る。

同図において、最初にレジスタ１に命令コードとサブ
オペレーションコードがセットされたとき、CSアドレス
選択制御部３は、セレクタ２が命令コードを選択し、こ
れに対応するCS上のアドレスがCSアドレスレジスタ４に
セットされる。

そして該アドレスによって、コントロールストレージ
（CS）にアクセスし、マイクロプログラムを読み出すこ
とによって命令の実行が行なわれる。該マイクロプログ
ラムを構成するマイクロステップは直前のマイクロステ
ップのネクストアドレス情報により読み出されるが、こ
のとき、マイクロプログラムの読み出し中に、読み出し
たマイクロステップに対応する領域６に分岐指示の表示
（例えば“1"）があるとき、これがCSアドレス選択制御
部３に伝えられ、該CSアドレス選択制御部３は、セレク
タ２に対して、サブオペレーションコード1bを選択する
よう指示する。

これにより、セレクタ２がサブオペレーションコード
1bを選択し、該サブオペレーションコードに対応するア
ドレスがCSアドレスレジスタ４にセットされる。

そして、CSの該アドレスの領域にアクセスすることに
より当該サブオペレーションコード特有の命令実行動作
を行なう。

本発明においては、以上の動作により異なるサブオペ
レーションコードを有する命令のうち、マイクロプログ
ラムの処理に共通の部分があるときは、それを総てサブ
オペレーションごとにCS上に配置する必要がなく、同一
のマイクロプログラムを共通に使用した後、必要な箇所
から分岐させることができるので、CSの領域を有効に使
用することができる。

［実施例］ 第２図は本発明の一実施例のブロック図であって、マ
イクロプログラム制御の命令処理装置のCSアドレス制御
系を示しており、８は命令制御部、９はCSアドレス選択
回路部、10はセレクタ、11はCSアドレスレジスタ、12は
コントロールストレージ、13は分岐表示領域、14は命令
実行部、15はCSデータレジスタ、16はデコーダを表わし
ている。

同図において命令制御部８は命令の取り出し、命令コ
ードのデコードなどを行なう。

セレクタ10はCSアドレス選択回路部の制御により、命
令コードあるいはサブオペレーションコード、または、
CSデータのネクストアドレス情報によるアドレスを選択
してCSアドレスレジスタ11にセットする。一命令の処理
が終了したとき、次の最初のCSアドレスは必ず命令コー
ドに対応するアドレスが選択される。そして、コントロ
ールストレージ12から該アドレスを先頭アドレスとする
マイクロプログラムが順次読み出され、命令実行部14に
よって処理が行なわれる。

前記CSアドレス選択回路部９はマイクロステップの読
み出しに際して分岐表示領域13から“1"が読み出された
ことを知ると、セレクタ10にサブオペレーションコード
を選択するように指示する。これによりセレクタ10はサ
ブオペレーションコードを選択し、これに対応するアド
レスをCSアドレスレジスタ11にセットする。

例えば、CSアドレスが12ビットで、命令コードがＸ′
81であるとき、それがサブオペレーションコードを伴う
命令であっても、CSアドレスレジスタ11にはサブオペレ
ーションコードには関係なく、Ｘ′081がセットされ
る。

一バイトのサブオペレーションコードとしては、Ｘ′
00〜Ｘ′FFの256パターンあるので、命令コードがＸ′8
1である命令は、Ｘ′8100〜Ｘ′81FFの256種類考えられ
る。しかしながら、サブオペレーションコードが異なっ
ていても、命令コードがＸ′81である命令では、アドレ
スレジスタにＸ′081をセットし、CSアドレスがＸ′081
のマイクロステップを読み出すことにする。

ここで、Ｘ′081のマイクロステップに対する分岐表
示領域に“0"か表示されていると、CSアドレス選択回路
部９はセレクタ10を制御して、ネクストアドレスをCSア
ドレスレジスタ11にセットする。従って、次のマイクロ
ステップはネクストアドレスによって読み出される。以
降、分岐表示領域が“0"の間、ネクストアドレスによる
マイクロステップの読み出しが繰り返される。

そして、コントロールストレージ12から読み出したマ
イクロステップの分岐表示領域に“1"が表示されている
のが検出されると、これによりCSアドレス選択回路部９
はセレクタ10にサブオペレーションコードの選択を指示
する。

このとき、サブオペレーションコードがＸ′83（すな
わち、命令全体のコードがＸ′8183である場合）であれ
ば、CSアドレスレジスタに、例えば、Ｘ′83にＸ′800
を加えた値であるＸ′883がセットされるように動作す
る。

第３図はこのような動作の様子を説明する図で、＃A,
＃B,＃Ｃはそれぞれ異なるサブオペレーションコードを
持つ命令を示している。

同図において、＃A,＃B,＃Ｃとも命令コードが同一で
あり、Ｍ−00〜Ｍ−02で示す間のマイクロステップが共
通のものであるため、最初は常にＭ−00のマイクロステ
ップが選択され処理に入る。そして、数字符17で示すＭ
−02のステップにおいて、コントロールストレージ12の
分岐表示領域13に“1"が立てられている。

これによって、命令＃ＡはマイクロステップＭ−A0
へ、命令＃ＢはマイクロステップＭ−B0へ、命令＃Ｃは
マイクロステップＭ−C0へ分岐する。

従来の方式では、このような場合、マイクロステップ
Ｍ−00〜Ｍ−02を、命令＃A,＃Ｂ、＃ＣがそれぞれCS上
に持っている必要があったが、本発明の方式によれば、
このように、マイクロステップＭ−00〜Ｍ−02を１組持
っていればよいので、コントロールストレージの必要領
域が少なくてすむことになる。

第３図においては、説明を容易にするため、三つの命
令が、３ステップのマイクロ命令を共有する場合につい
て説明しているが、実際には、更に多くの命令が、多く
のマイクロステップを共有することが考えられ、コント
ロールストレージ領域の使用効率を大幅に高め得ること
ができる。

［発明の効果］ 以上説明したように、本発明によれば、サブオペレー
ションコードを有する命令の実行に係る処理において、
共通の動作を行なうマイクロプログラムの部分を、異な
る命令ごとにコントロールストレージ上に持つ必要がな
くなり、１組のマイクロプログラムを異なる命令が容易
に使用できるから、コントロールストレージの領域を効
果的に使用することができる利点がある。

【図面の簡単な説明】

第１図は本発明の原理を説明する図、第２図は本発明の
一実施例のブロック図、第３図は実施例の動作を説明す
る図、第４図は従来のマイクロプログラムによる命令の
実行について説明する図である。 １……レジスタ、2,10……セレクタ、３……CSアドレス
選択制御部、4,11……CSアドレスレジスタ、5,12……コ
ントロールストレージ、6,13……分岐表示領域、7,15…
…CSデータレジスタ、８……命令制御部、９……CSアド
レス選択回路部、14……命令実行部、16……デコーダ、
17……マイクロステップ

フロントページの続き (72)発明者 田中 正人 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 水島 芳宏 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭60−105044（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】命令の実行に係る制御をマイクロプログラ
   ムによって行なう如く構成され、サブオペレーションコ
   ードを伴なう命令コードを有する情報処理装置におい
   て、 マイクロプログラムを格納するコントロールストレージ
   の各マイクロプログラムステップに対応せしめて分岐を
   指示する情報を格納する領域を設けると共に、 サブオペレーションコードが異なる命令の実行に係る制
   御の一部を共通のマイクロプログラムで処理せしめる手
   段と、 該情報を検出したとき、命令のサブオペレーションコー
   ドに対応するコントロールストレージ上のアドレスに分
   岐する手段とを設けたことを特徴とするマイクロプログ
   ラム分岐制御方式。