JPH0267632A - 電子計算機における分岐命令構成法 - Google Patents
電子計算機における分岐命令構成法Info
- Publication number
- JPH0267632A JPH0267632A JP63218986A JP21898688A JPH0267632A JP H0267632 A JPH0267632 A JP H0267632A JP 63218986 A JP63218986 A JP 63218986A JP 21898688 A JP21898688 A JP 21898688A JP H0267632 A JPH0267632 A JP H0267632A
- Authority
- JP
- Japan
- Prior art keywords
- branch
- instruction
- subroutine
- address
- bcal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子計算機における分岐命令構成法に係り、特
に電子計算機のチャネル装置に具備されるマイクロプロ
グラム等に好適な条件分岐命令の構成法に関する。
に電子計算機のチャネル装置に具備されるマイクロプロ
グラム等に好適な条件分岐命令の構成法に関する。
従来の電子計算機における分岐命令は１分岐を行なうか
／否かを条件により決定される条件分岐命令（ＢＣ）と
、分岐を行ないながらリンク情報（次命令アドレス：自
命令アドレスに自命令長を加算した値）を指定したレジ
スタに格納するリンク情報格納可能な分岐命令（Ｂ Ａ
Ｌ）とに大別される。なお、この種の分岐命令に関し
ては、例えばＨＩＴＡＣＭシリーズ処理装置マニアル（
マニアル番号；８０８０−２−００１）の１９７〜１９
８頁及び２００〜２０１頁に記述されている。
／否かを条件により決定される条件分岐命令（ＢＣ）と
、分岐を行ないながらリンク情報（次命令アドレス：自
命令アドレスに自命令長を加算した値）を指定したレジ
スタに格納するリンク情報格納可能な分岐命令（Ｂ Ａ
Ｌ）とに大別される。なお、この種の分岐命令に関し
ては、例えばＨＩＴＡＣＭシリーズ処理装置マニアル（
マニアル番号；８０８０−２−００１）の１９７〜１９
８頁及び２００〜２０１頁に記述されている。
電子計算機のチャネル装置は一般にマイクロプログラム
を具備し、中央処理装置とは独立に入出力制御を行うが
、このチャネル装置のマイクロプログラムにおける分岐
命令の使用頻度は３０〜４０％であり、そのうちＢＣと
ＢＡＬが９０％程度であって、無条件分岐の頻度は小さ
い、特にチャネル装置では、製造コストの増大を防止す
る御坊として、限定された制御記憶容量にマイクロプロ
グラムを格納することを要求されるので、マイクロプロ
グラムはサブルーチンを多用し、限定された容量内で要
求機能を実限している。
を具備し、中央処理装置とは独立に入出力制御を行うが
、このチャネル装置のマイクロプログラムにおける分岐
命令の使用頻度は３０〜４０％であり、そのうちＢＣと
ＢＡＬが９０％程度であって、無条件分岐の頻度は小さ
い、特にチャネル装置では、製造コストの増大を防止す
る御坊として、限定された制御記憶容量にマイクロプロ
グラムを格納することを要求されるので、マイクロプロ
グラムはサブルーチンを多用し、限定された容量内で要
求機能を実限している。
更に、チャネル装置のマイクロプログラムにおいては、
チャネル指令語（ＣＣＷ）の内容のテスト、入出力装置
が送信してきた装置状態バイト（ＤＳＢ）のテスト、サ
ブチャネルやチャネル装置の内部状態のテスト等のため
に、ＢＣの使用頻度が高く、且つＢＣの条件成立時の分
岐先をサブルーチンとして、該サブルーチンから前記Ｂ
Ｃの次アドレスに戻ることが、前述したサブルーチンの
多用による限定された制御記憶容量へのマイクロプログ
ラムの格納を満足するものである。この−例として、サ
ブルーチン化されたＣＣＷ読出し処理から戻ってきて、
読出したＣＣＷの内容がチャネル内飛び越しくＴ Ｉ
Ｃ）であるか／否かをＢＣでテストしたら条件が成立し
たので、再びサブルーチン化されたＣＣＷ請出し処理へ
分岐する動作を挙げることができる。
チャネル指令語（ＣＣＷ）の内容のテスト、入出力装置
が送信してきた装置状態バイト（ＤＳＢ）のテスト、サ
ブチャネルやチャネル装置の内部状態のテスト等のため
に、ＢＣの使用頻度が高く、且つＢＣの条件成立時の分
岐先をサブルーチンとして、該サブルーチンから前記Ｂ
Ｃの次アドレスに戻ることが、前述したサブルーチンの
多用による限定された制御記憶容量へのマイクロプログ
ラムの格納を満足するものである。この−例として、サ
ブルーチン化されたＣＣＷ読出し処理から戻ってきて、
読出したＣＣＷの内容がチャネル内飛び越しくＴ Ｉ
Ｃ）であるか／否かをＢＣでテストしたら条件が成立し
たので、再びサブルーチン化されたＣＣＷ請出し処理へ
分岐する動作を挙げることができる。
このような処理を従来のＢＣとＢＡＬを用いて実現する
と、ＢＣの分岐先にＢＡＬがあって、このＢＡＬにより
サブルーチンへ分岐し、サブルーチンからの戻り先は前
記ＢＡＬの次に存在するＢＣとなり、このＢＣの分岐先
を前記ＢＣの次アドレスとするようにプログラムするこ
とになり、ＢＣが直接リンク情報を退避することができ
ない。
と、ＢＣの分岐先にＢＡＬがあって、このＢＡＬにより
サブルーチンへ分岐し、サブルーチンからの戻り先は前
記ＢＡＬの次に存在するＢＣとなり、このＢＣの分岐先
を前記ＢＣの次アドレスとするようにプログラムするこ
とになり、ＢＣが直接リンク情報を退避することができ
ない。
すなわち、ＢＣの条件成立時の分岐先をサブルーチンと
し、且つ該サブルーチンから戻るために、各々２段階の
分岐を繰返さなければならない。このため、限定された
制御記憶容量にマイクロプログラムを路網するためのサ
ブルーチンを利用するの２つの分岐命令を余計に必要と
してしまい、サブルーチン利用の効果を相殺してしまう
とともに、性能も低下する。
し、且つ該サブルーチンから戻るために、各々２段階の
分岐を繰返さなければならない。このため、限定された
制御記憶容量にマイクロプログラムを路網するためのサ
ブルーチンを利用するの２つの分岐命令を余計に必要と
してしまい、サブルーチン利用の効果を相殺してしまう
とともに、性能も低下する。
本発明の目的は、上記問題点を解決するためにリンク情
報格納可能な新たな条件分岐命令を提供し、サブルーチ
ン利用の効果低下と性能低下を防止することにある。
報格納可能な新たな条件分岐命令を提供し、サブルーチ
ン利用の効果低下と性能低下を防止することにある。
上記目的を達成するため、本発明は、分岐条件を指定す
る第１オペランドと分岐条件成立時の分岐先アドレスを
指定する第２オペランドとを含む条件分岐命令（Ｂ Ｃ
）に、分岐条件不成立時に実行されるべき次命令アドレ
スを格納するレジスタを指定するフィールドを設けたこ
とを特徴とするものである。
る第１オペランドと分岐条件成立時の分岐先アドレスを
指定する第２オペランドとを含む条件分岐命令（Ｂ Ｃ
）に、分岐条件不成立時に実行されるべき次命令アドレ
スを格納するレジスタを指定するフィールドを設けたこ
とを特徴とするものである。
従来のＢＣの条件フィールドである第１オペランドに次
命令アドレスを格納するレジスタを指定するフィールド
を付加した新たな条件分岐命令をＢＣＡＬ （リンク情
報格納可能な条件分岐命令）と呼ぶことにする。
命令アドレスを格納するレジスタを指定するフィールド
を付加した新たな条件分岐命令をＢＣＡＬ （リンク情
報格納可能な条件分岐命令）と呼ぶことにする。
ＢＣＡＬが実行されると、該ＢＣＡＬの次命令アドレス
が、指定されたレジスタへ退避される。
が、指定されたレジスタへ退避される。
更に、該ＢＣＡＬの条件フィールドで指定された条件が
成立すると、該ＢＣＡＬの第２オペランドで示されたア
ドレスへ分岐する。この分岐先から実行される処理がサ
ブルーチン化されていると、このサブ−チンの最終命令
は条件フィールドで無条件分岐を指定されたＢＧであり
、該ＢＣの第２オペランドで、前記ＢＣＡＬがリンク情
報を格納したレジスタを指定することにより、直ちにサ
ブルーチンから前記ＢＣＡＬの次命令へ戻ることができ
る。
成立すると、該ＢＣＡＬの第２オペランドで示されたア
ドレスへ分岐する。この分岐先から実行される処理がサ
ブルーチン化されていると、このサブ−チンの最終命令
は条件フィールドで無条件分岐を指定されたＢＧであり
、該ＢＣの第２オペランドで、前記ＢＣＡＬがリンク情
報を格納したレジスタを指定することにより、直ちにサ
ブルーチンから前記ＢＣＡＬの次命令へ戻ることができ
る。
以下、本発明の一実施例について図面により説明する。
なお、対象はチャネル装置のマイクロプログラムとし、
そのマイクロ命令は全て３２ビツト長であるとする。ま
た、チャネル装置の制御記憶容量は８に語であるとする
。
そのマイクロ命令は全て３２ビツト長であるとする。ま
た、チャネル装置の制御記憶容量は８に語であるとする
。
第１図の（ａ）は通常の条件分岐命令（Ｂ Ｃ：）の形
式であって、ビットＯ〜７はＢＣであることを識別する
ためのオペレーション・コード（ｏ ｐ）。
式であって、ビットＯ〜７はＢＣであることを識別する
ためのオペレーション・コード（ｏ ｐ）。
ビット１０〜１５は第１オペランドの条件フィールド（
Ｔ工）、ビット１６〜２９は分岐先アドレスを指定する
第２オペランドであって、そのうち、ビット１６〜１９
（Ｂ、）はベース・レジスタ番号を指定し、ビット２０
〜２９はＢ２で指定されたベース・レジスタの値からの
変位（Ｂ２）を指定する。なお、通常の条件分岐命令で
は、ビット８〜９．３０〜３１は無視される。
Ｔ工）、ビット１６〜２９は分岐先アドレスを指定する
第２オペランドであって、そのうち、ビット１６〜１９
（Ｂ、）はベース・レジスタ番号を指定し、ビット２０
〜２９はＢ２で指定されたベース・レジスタの値からの
変位（Ｂ２）を指定する。なお、通常の条件分岐命令で
は、ビット８〜９．３０〜３１は無視される。
第１図の（ｂ）は、本発明により新たに導入されたリン
ク情報格納可能な条件分岐命令（ＢＣＡＬ）の形式であ
って、ピッ１−〇〜７はＢＣＡＬであることを識別する
ためのオペレーション・コド（ＯＩＩ）、ピッ１〜８〜
９（ＲＬ）はＢＣに対して新たに付加されたリンク情報
格納先レジスタを指定するフィールドであり、ビット１
０〜１５の条件フィールド（Ｔ工）とビット１６〜２９
の第２オペランド（Ｂ２／Ｄ２）、ビット３０〜３１は
第１図（ａ）のＢＣと同じである。
ク情報格納可能な条件分岐命令（ＢＣＡＬ）の形式であ
って、ピッ１−〇〜７はＢＣＡＬであることを識別する
ためのオペレーション・コド（ＯＩＩ）、ピッ１〜８〜
９（ＲＬ）はＢＣに対して新たに付加されたリンク情報
格納先レジスタを指定するフィールドであり、ビット１
０〜１５の条件フィールド（Ｔ工）とビット１６〜２９
の第２オペランド（Ｂ２／Ｄ２）、ビット３０〜３１は
第１図（ａ）のＢＣと同じである。
本実施例においては、チャネル装りなの制御記憶容址は
に語であるので、第２図に示すように、ベース・レジス
タ（Ｂ Ｒ）はビット０１〜１５の計１３ビットで構成
され、制御記憶をアドレスする６また、第２図に示すよ
うに、マイクロプロクラムはＢ ＲＯ−８までのベース
レジスタを指定可能であるが、ＢＲＯ〜７はレジスタと
しての実体はなく、１３ＣあるいはＢＣＡＬの８２、Ｄ
２パー１−が直接制御記憶のアドレスとなる。Ｂ Ｒ８
〜Ｂはレジスタとしての実体があり、各々がＢＣＡＬの
Ｒ１の０〜３に対応して、ＢＣＡＬ実行時、Ｒ１の値に
対応してレジスタＢ Ｒ８〜Ｂのいずれかに次命令アド
レスがリンク情報として格納される。
に語であるので、第２図に示すように、ベース・レジス
タ（Ｂ Ｒ）はビット０１〜１５の計１３ビットで構成
され、制御記憶をアドレスする６また、第２図に示すよ
うに、マイクロプロクラムはＢ ＲＯ−８までのベース
レジスタを指定可能であるが、ＢＲＯ〜７はレジスタと
しての実体はなく、１３ＣあるいはＢＣＡＬの８２、Ｄ
２パー１−が直接制御記憶のアドレスとなる。Ｂ Ｒ８
〜Ｂはレジスタとしての実体があり、各々がＢＣＡＬの
Ｒ１の０〜３に対応して、ＢＣＡＬ実行時、Ｒ１の値に
対応してレジスタＢ Ｒ８〜Ｂのいずれかに次命令アド
レスがリンク情報として格納される。
例えばＲ１＝２を指定しているＢ ＣＡ Ｌが実行され
ると、該ＢＣＡＬの次命令アドレスがレジスタＢＲＡへ
格納され、且つ、第２オペランドＢ２／Ｄ２で指定され
たアドレスへ分岐する。分岐での処理がサブルーチン化
されていると、該サブルーチンの最終命令はいわゆるリ
ターン機能を実現するためのＢＣであって、該ＢＣのＴ
４パートは無条件分岐を指定する。該ＢＣのＢ２パート
がＢＲＡを指定し、Ｂ２パートは０とすることにより、
前記ＢＣＡＬにてＢＲＡへ退避されたアドレスが次命令
アドレスとして制御記憶をアドレスするので、サブルー
チンからメインルーチンへリターンできる。
ると、該ＢＣＡＬの次命令アドレスがレジスタＢＲＡへ
格納され、且つ、第２オペランドＢ２／Ｄ２で指定され
たアドレスへ分岐する。分岐での処理がサブルーチン化
されていると、該サブルーチンの最終命令はいわゆるリ
ターン機能を実現するためのＢＣであって、該ＢＣのＴ
４パートは無条件分岐を指定する。該ＢＣのＢ２パート
がＢＲＡを指定し、Ｂ２パートは０とすることにより、
前記ＢＣＡＬにてＢＲＡへ退避されたアドレスが次命令
アドレスとして制御記憶をアドレスするので、サブルー
チンからメインルーチンへリターンできる。
ＢＣの条件成立時の分岐先をサブルーチン化し。
該サブルーチンからリターンするまでの流れを従来のＢ
ＣとＢＡＬを用いて実現すると、第３図のようになる。
ＣとＢＡＬを用いて実現すると、第３図のようになる。
ここで、命令３００〜３０２がメイン・ルーチンであっ
て、それの３０１がＢＣで。
て、それの３０１がＢＣで。
その条件が成立すると、命令３１０へ分岐する。
３１０はＢＡＬであって、サブルーチン３２０〜３２Ｎ
へ分岐するとともに命令３１１のアドレスをペースレジ
スタ（Ｂ Ｒ）へ退避する。サブルーチンの最終命令３
２Ｎは無条件のＢＣであって、そのＢ２パートで前記Ｂ
Ｒを指定して命令３１エヘリターンする。更に、３１１
も無条件のＢＣであって、そのＢ ２／Ｄ ２パートで
メイン・ルーチンの命令３０２へ分岐（リターン）する
。
へ分岐するとともに命令３１１のアドレスをペースレジ
スタ（Ｂ Ｒ）へ退避する。サブルーチンの最終命令３
２Ｎは無条件のＢＣであって、そのＢ２パートで前記Ｂ
Ｒを指定して命令３１エヘリターンする。更に、３１１
も無条件のＢＣであって、そのＢ ２／Ｄ ２パートで
メイン・ルーチンの命令３０２へ分岐（リターン）する
。
第１図（ｂ）のリンク情報格納可能な新たな条件分岐命
令（ＢＣＡＬ）を用いて第３図と同様の処理を実現する
と、第４図のようになる。ここで、命令３０１は第３図
ではＢＣであったが、第４図ではＢＣＡＬを用いる。命
令３０１ （ＢＣＡＬ）が実行されると、そのＢ２／Ｂ
２パートでサブルーチンの先頭命令３２０へ直接分岐す
るとともに、命令３０２のアドレスを、Ｒ１パートで指
定されたペースレジスタ（Ｂ Ｒ）へ退避する。サブル
ーチンの最終命令３２Ｎは無条件のＢＣであり、そのＢ
２パートが上記ＢＲを指定し、Ｂ２パートは０とするこ
とにより、該命令３２Ｎが実行されると、メインルーチ
ンの次命令３０２へ直接リターンできる。
令（ＢＣＡＬ）を用いて第３図と同様の処理を実現する
と、第４図のようになる。ここで、命令３０１は第３図
ではＢＣであったが、第４図ではＢＣＡＬを用いる。命
令３０１ （ＢＣＡＬ）が実行されると、そのＢ２／Ｂ
２パートでサブルーチンの先頭命令３２０へ直接分岐す
るとともに、命令３０２のアドレスを、Ｒ１パートで指
定されたペースレジスタ（Ｂ Ｒ）へ退避する。サブル
ーチンの最終命令３２Ｎは無条件のＢＣであり、そのＢ
２パートが上記ＢＲを指定し、Ｂ２パートは０とするこ
とにより、該命令３２Ｎが実行されると、メインルーチ
ンの次命令３０２へ直接リターンできる。
以上の説明から明らかな如く、本発明の分岐命令構成法
によれば、条件分岐命令でありながらリンク情報を退避
できるので、サブルーチンへの分岐、サブルーチンから
の戻りを実現するためのプログラムの総命令数を低減で
きるとともに処理性能も向上でき、更にプログラム設計
を容易にできる効果がある。
によれば、条件分岐命令でありながらリンク情報を退避
できるので、サブルーチンへの分岐、サブルーチンから
の戻りを実現するためのプログラムの総命令数を低減で
きるとともに処理性能も向上でき、更にプログラム設計
を容易にできる効果がある。
第１図は通常の条件分岐命令と本発明によるリンク情報
格納可能な条件分岐命令の形式例を示す図、第２図は本
発明の条件分岐命令によるベース・レジスタの割付は表
の一例を示す図、第３図は従来の分岐命令を用いた場合
のフローチャート、第４図は本発明のリンク情報格納可
能な条件分岐命令を用いた場合のフローチャートである
。 ３００〜３０２・・・メイン・ルーチン、３０１・・Ｂ
ＣＡＬ命令、 ３２０〜３２Ｎ ・サブルーチン。 第１ 図 Ｃ久） 第２図
格納可能な条件分岐命令の形式例を示す図、第２図は本
発明の条件分岐命令によるベース・レジスタの割付は表
の一例を示す図、第３図は従来の分岐命令を用いた場合
のフローチャート、第４図は本発明のリンク情報格納可
能な条件分岐命令を用いた場合のフローチャートである
。 ３００〜３０２・・・メイン・ルーチン、３０１・・Ｂ
ＣＡＬ命令、 ３２０〜３２Ｎ ・サブルーチン。 第１ 図 Ｃ久） 第２図
Claims (1)
- （１）分岐条件を指定する第１オペランドと分岐条件成
立時の分岐先アドレスを指定する第２オペランドとを含
む条件分岐命令に、分岐条件不成立時に実行されるべき
次命令アドレスを格納するレジスタを指定するフィール
ドを設けたことを特徴とする電子計算機における分岐命
令構成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63218986A JPH0267632A (ja) | 1988-09-01 | 1988-09-01 | 電子計算機における分岐命令構成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63218986A JPH0267632A (ja) | 1988-09-01 | 1988-09-01 | 電子計算機における分岐命令構成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0267632A true JPH0267632A (ja) | 1990-03-07 |
Family
ID=16728478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63218986A Pending JPH0267632A (ja) | 1988-09-01 | 1988-09-01 | 電子計算機における分岐命令構成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0267632A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5290993A (en) * | 1991-05-31 | 1994-03-01 | Hitachi, Ltd. | Microwave plasma processing device |
| US5951887A (en) * | 1996-03-28 | 1999-09-14 | Sumitomo Metal Industries, Ltd. | Plasma processing apparatus and plasma processing method |
| US6046425A (en) * | 1991-05-31 | 2000-04-04 | Hitachi, Ltd. | Plasma processing apparatus having insulator disposed on inner surface of plasma generating chamber |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5520534A (en) * | 1978-07-28 | 1980-02-14 | Nec Corp | Data processor |
-
1988
- 1988-09-01 JP JP63218986A patent/JPH0267632A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5520534A (en) * | 1978-07-28 | 1980-02-14 | Nec Corp | Data processor |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5290993A (en) * | 1991-05-31 | 1994-03-01 | Hitachi, Ltd. | Microwave plasma processing device |
| US6046425A (en) * | 1991-05-31 | 2000-04-04 | Hitachi, Ltd. | Plasma processing apparatus having insulator disposed on inner surface of plasma generating chamber |
| US5951887A (en) * | 1996-03-28 | 1999-09-14 | Sumitomo Metal Industries, Ltd. | Plasma processing apparatus and plasma processing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010043826A (ko) | 마이크로 컨트롤러 명령어 집합 | |
| US20130145127A1 (en) | Zero value prefixes for operands of differing bit-widths | |
| US6012138A (en) | Dynamically variable length CPU pipeline for efficiently executing two instruction sets | |
| KR20010072491A (ko) | 산술 논리 유닛 및 스택을 가지는 데이터 프로세서,멀티미디어 장치 및 컴퓨터 프로그램 제품 | |
| JPH0267632A (ja) | 電子計算機における分岐命令構成法 | |
| JPS623332A (ja) | 情報処理装置 | |
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| US6243798B1 (en) | Computer system for allowing a two word jump instruction to be executed in the same number of cycles as a single word jump instruction | |
| KR20010072490A (ko) | 레지스터 스택을 포함하는 데이터 프로세서, 그 처리방법, 컴퓨터 프로그램 제품 및 멀티미디어 장치 | |
| JPS62120542A (ja) | 情報処理装置 | |
| US20020129229A1 (en) | Microinstruction sequencer stack | |
| Franca et al. | Design and realization of MLM: a multilingual machine | |
| JP2883489B2 (ja) | 命令処理装置 | |
| JP2883488B2 (ja) | 命令処理装置 | |
| JP2657947B2 (ja) | データ処理装置 | |
| JPH01205339A (ja) | マイクロコンピュータシステム | |
| JPS6260034A (ja) | ストア−ドプログラム方式制御装置 | |
| Eldumiati et al. | MAC-4: A Single-Chip Microcomputer | |
| JPH03257572A (ja) | マルチプロセッサシステム | |
| JPS61267133A (ja) | マイクロプログラム格納方式 | |
| JPH0531170B2 (ja) | ||
| Deel et al. | Amicroprogrammed AN/UYK-20 (V) emulation | |
| JPS60262244A (ja) | デ−タ処理装置 | |
| JPH0731598B2 (ja) | コンピュータ | |
| JPS62194545A (ja) | デ−タフロ−型計算機のプログラム書換装置 |