JPS60262244A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS60262244A JPS60262244A JP11744784A JP11744784A JPS60262244A JP S60262244 A JPS60262244 A JP S60262244A JP 11744784 A JP11744784 A JP 11744784A JP 11744784 A JP11744784 A JP 11744784A JP S60262244 A JPS60262244 A JP S60262244A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- data
- entry
- change
- branch flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008859 change Effects 0.000 claims description 41
- 230000004075 alteration Effects 0.000 abstract 6
- 238000000034 method Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプログラムによシ制御されるデータ処
理装置に関し、特に命令によるマイクロプログラムの変
更方式に関する。
理装置に関し、特に命令によるマイクロプログラムの変
更方式に関する。
制御記憶等に格納されたマイクロプログラムにより制御
されるデータ処理装置では、擬似障害の発生、装置構成
の変更に対する対応等２種々の必要性により、該データ
処理装置の動作中に自身の有スるマイクロプログラムの
グイナミソクな変更処理を必要とする場合がある。
されるデータ処理装置では、擬似障害の発生、装置構成
の変更に対する対応等２種々の必要性により、該データ
処理装置の動作中に自身の有スるマイクロプログラムの
グイナミソクな変更処理を必要とする場合がある。
一般に、このような必要性に対してはマイクロプログラ
ムの内容の変更を指示するためのマイクロプログラム変
更命令が設定される。
ムの内容の変更を指示するためのマイクロプログラム変
更命令が設定される。
従来、この種のデータ処理装置では、マイクロプログラ
ム変更命令は変更処理を必要とするマイクロプログラム
の制御記憶等における格納位置を示すマイクロアドレス
と、マイクロプログラムの変更内容を示す変更データを
有する。そして、１つのマイクロプログラム変更命令の
実行により。
ム変更命令は変更処理を必要とするマイクロプログラム
の制御記憶等における格納位置を示すマイクロアドレス
と、マイクロプログラムの変更内容を示す変更データを
有する。そして、１つのマイクロプログラム変更命令の
実行により。
１ステツプまだは１ブロツクのマイクロプロゲラ、：１
・１″ ムの変更を可能としている。従って、マイクロ
プログラムの変更に際しては、このようなマイクロプロ
グラム変更命令を組み合わせて実行するととによシ、目
的とするマイクロプログラムの変更処理を実現している
。
・１″ ムの変更を可能としている。従って、マイクロ
プログラムの変更に際しては、このようなマイクロプロ
グラム変更命令を組み合わせて実行するととによシ、目
的とするマイクロプログラムの変更処理を実現している
。
このため、マイクロプログラムの散在する箇所を変更す
る場合、変更命令を多数記述する必要があり、変更処理
がきわめて複雑になるという欠点がある。
る場合、変更命令を多数記述する必要があり、変更処理
がきわめて複雑になるという欠点がある。
本発明の目的は効率の良いマイクロプログラム変更処理
を行うデータ処理装置を提供することにある。
を行うデータ処理装置を提供することにある。
本発明の他の目的はその変更内容が容易に変更可能なマ
イクロプログラム変更命令を有するデータ処理装置を提
供することにある。
イクロプログラム変更命令を有するデータ処理装置を提
供することにある。
本発明は、記憶部に格納されたマイクロプログラムによ
シ制御されるデータ処理装置において。
シ制御されるデータ処理装置において。
前記マイクロプログラムの変更を指示するマイクロプロ
グラム変更命令と、該マイクロプログラム変更命令によ
り参照され、前記マイクロプログラムの変更内容を格納
するデータテーブルとを設定し、前記データテーブルの
各々のエントリはブランチフラグを有し、該ブランチフ
ラグがセットされていない場合、該エントリは前記マイ
クロプログラムの変更内容を示す変更データと該変更デ
ータの前記記憶部での格納位置を示すマイクロアドレス
より構成され、前記ブランチフラグがセットされている
場合、該エン） ｌ）は他のデータテーブルの位置を示
すデータアドレスより構成され、前記マイクロプログラ
ム変更命令が発行されたとき。
グラム変更命令と、該マイクロプログラム変更命令によ
り参照され、前記マイクロプログラムの変更内容を格納
するデータテーブルとを設定し、前記データテーブルの
各々のエントリはブランチフラグを有し、該ブランチフ
ラグがセットされていない場合、該エントリは前記マイ
クロプログラムの変更内容を示す変更データと該変更デ
ータの前記記憶部での格納位置を示すマイクロアドレス
より構成され、前記ブランチフラグがセットされている
場合、該エン） ｌ）は他のデータテーブルの位置を示
すデータアドレスより構成され、前記マイクロプログラ
ム変更命令が発行されたとき。
該マイクロプログラム変更命令により指定された前記デ
ータテーブルの各々のエントリを読み出す手段と、該読
出し手段により読み出されたエントリのブランチフラグ
を参照し、該ブランチフラグがセットされていない場合
、該エントリの前記変更データと前記マイクロアドレス
によシ、前記記憶部に格納された前記マイクロプログラ
ムを変更する手段と、前記ブランチフラグがセットされ
ている場合、前記マイクロプログラム変更命令により指
定された前記データテーブルのアドレスを該エントリの
前記データアドレスといれかえる手段とを有することを
特徴とする。
ータテーブルの各々のエントリを読み出す手段と、該読
出し手段により読み出されたエントリのブランチフラグ
を参照し、該ブランチフラグがセットされていない場合
、該エントリの前記変更データと前記マイクロアドレス
によシ、前記記憶部に格納された前記マイクロプログラ
ムを変更する手段と、前記ブランチフラグがセットされ
ている場合、前記マイクロプログラム変更命令により指
定された前記データテーブルのアドレスを該エントリの
前記データアドレスといれかえる手段とを有することを
特徴とする。
次に２本発明の実施例を図面を参照して説明する。
第１図に本発明が適用されるデータ処理装置の実施例の
構成を示す。第１図において、１０は処理装置であり、
２０は主記憶を示す。主記憶２０はプログラム及びデー
タを格納するメモリであり。
構成を示す。第１図において、１０は処理装置であり、
２０は主記憶を示す。主記憶２０はプログラム及びデー
タを格納するメモリであり。
処理装置１０は主記憶２０に格納されたプログラムを順
次読み出して実行する。また、１１はマイクロプログラ
ムを格納する制御記憶であシ、１２は主記憶２０に格納
されたプログラムを順次読み出して実行する演算回路を
示す。演算回路１２は制御記憶１１に格納されたマイク
ロプログラムによシ制御される。さらに、１３は制御記
憶更新回路を示し、マイクロプログラム変更命令に呼応
して、制御記憶１１に格納されたマイクロプログラムの
内容を更新する機能を有する。
次読み出して実行する。また、１１はマイクロプログラ
ムを格納する制御記憶であシ、１２は主記憶２０に格納
されたプログラムを順次読み出して実行する演算回路を
示す。演算回路１２は制御記憶１１に格納されたマイク
ロプログラムによシ制御される。さらに、１３は制御記
憶更新回路を示し、マイクロプログラム変更命令に呼応
して、制御記憶１１に格納されたマイクロプログラムの
内容を更新する機能を有する。
第２図（ａ） 、 （ｂ）に本実施例中で用いられるマ
イクロプログラム変更命令とデータテーブルの構成ヲ示
す。
イクロプログラム変更命令とデータテーブルの構成ヲ示
す。
第２図（、）において、３０はマイクロプログラム変更
命令を示し、命令コード３１．データテーブルアドレス
３２より構成される。第２図（ｂ）において、データテ
ーブル４０は１つ又は複数のエントリより構成され、各
々のエントリにはブランチフラグを含む制御データ４１
．マイクロアドレス４２、変更データ又はデータアドレ
ス４３よシ構成される８バイトのデータが格納される。
命令を示し、命令コード３１．データテーブルアドレス
３２より構成される。第２図（ｂ）において、データテ
ーブル４０は１つ又は複数のエントリより構成され、各
々のエントリにはブランチフラグを含む制御データ４１
．マイクロアドレス４２、変更データ又はデータアドレ
ス４３よシ構成される８バイトのデータが格納される。
データテーブル４０を構成する各エントリにおいて、４
２にマイクロアドレス、４３に変更データが格納されて
いる場合、制御データ４１に含まれるブランチフラグは
ＩＩ Ｏ７１がセットされ、４３にデータアドレスが格
納されている場合は１″がセットされる。なお、ブラン
チフラグが０″の場合は、マイクロアドレス４２のエリ
アは意味を持たない。また、データテーブル４０の最終
工′１″ ン） ＩＪには、制御データ４１内に最終エ
ントリである旨を表示する終了フラグがＩＩ Ｉ Ｔｌ
にセットされる。
２にマイクロアドレス、４３に変更データが格納されて
いる場合、制御データ４１に含まれるブランチフラグは
ＩＩ Ｏ７１がセットされ、４３にデータアドレスが格
納されている場合は１″がセットされる。なお、ブラン
チフラグが０″の場合は、マイクロアドレス４２のエリ
アは意味を持たない。また、データテーブル４０の最終
工′１″ ン） ＩＪには、制御データ４１内に最終エ
ントリである旨を表示する終了フラグがＩＩ Ｉ Ｔｌ
にセットされる。
なお２本実施例ではデータテーブル４０は主記憶２０に
格納される。
格納される。
次に、第３図に処理装置１０の詳細を示す。
第３図°において、 １１ 、１．２ 、１．３はそれ
ぞれ第１図の構成と同様であシ、信号線］、 ５−１．
。
ぞれ第１図の構成と同様であシ、信号線］、 ５−１．
。
１、５−２ 、１５−３は第１図の信号線１５に、信号
線１４−１ 、１．４−２は第１図の信号線１４にそれ
ぞれ対応する。１３−１はメモリアドレスレジスタであ
り、マイクロプログラム変更命令３゜より与えられたデ
ータテーブルアドレス３２が信号線１５−３を介して演
算回路１２よりセットされ、主記憶２０に格納されたデ
ータテーブル４゜をアクセスするために用いられる。な
お、メモリアドレスレジスタ１３−１は、データテーブ
ル４゜の各々のエントリを順次アクセスするため各エン
トリの長さく８バイト）を加算するカウンタ機能を有す
る。
線１４−１ 、１．４−２は第１図の信号線１４にそれ
ぞれ対応する。１３−１はメモリアドレスレジスタであ
り、マイクロプログラム変更命令３゜より与えられたデ
ータテーブルアドレス３２が信号線１５−３を介して演
算回路１２よりセットされ、主記憶２０に格納されたデ
ータテーブル４゜をアクセスするために用いられる。な
お、メモリアドレスレジスタ１３−１は、データテーブ
ル４゜の各々のエントリを順次アクセスするため各エン
トリの長さく８バイト）を加算するカウンタ機能を有す
る。
１３−２ 、１．３−３ 、１３−４はそれぞれデータ
レジスタであり、メモリアドレスレジスタ１３−１で指
定されるデータテーブル４ｏの１エンドリヲ主記憶２０
より読み出して格納する。データレジスタ１３−２．１
３−３．１３−４はそれぞれ。
レジスタであり、メモリアドレスレジスタ１３−１で指
定されるデータテーブル４ｏの１エンドリヲ主記憶２０
より読み出して格納する。データレジスタ１３−２．１
３−３．１３−４はそれぞれ。
データテーブル４００制御データ４１．マイクロアドレ
ス７＋２．変更データ４３に対応している。
ス７＋２．変更データ４３に対応している。
（−して、データレジスタ１３−３は信号線１４．−２
を介して書き込みアドレスとして、データレジスタ］
３−／Ｉは信号線１４−１を介して書き込みデータとし
てそれぞれ制御記憶１１に更新情報を与える。また、デ
ータレジ、スタ１３−４にデータアドレスが格納された
場合、該データアドレスは信号線１．４ ３を介して、
メモリアドレスレジスタ１３−１にセットされ２次にア
クセスするデータテーブルのアドレスを更新する。
を介して書き込みアドレスとして、データレジスタ］
３−／Ｉは信号線１４−１を介して書き込みデータとし
てそれぞれ制御記憶１１に更新情報を与える。また、デ
ータレジ、スタ１３−４にデータアドレスが格納された
場合、該データアドレスは信号線１．４ ３を介して、
メモリアドレスレジスタ１３−１にセットされ２次にア
クセスするデータテーブルのアドレスを更新する。
々お、第３図では煩雑さを避けるだめ２本発明に直接関
係のない回路についてはその記述を省略している。
係のない回路についてはその記述を省略している。
第４図は第３図においてマイクロプログラム変更命令を
実行した場合の各部の詳細動作を示す・図から明らかな
ように、読み出された命令が変更命令であるか否かに応
じて、命令変更処理動作あるいは通常の命令処理動作が
実行される。
実行した場合の各部の詳細動作を示す・図から明らかな
ように、読み出された命令が変更命令であるか否かに応
じて、命令変更処理動作あるいは通常の命令処理動作が
実行される。
本発明は以上説明したように構成することにより、マイ
クロプログラム変更命令によるマイクロプログラムの変
更処理を容易に実行でき、効率の良いマイクロプログラ
ム変更命令が実現できる。
クロプログラム変更命令によるマイクロプログラムの変
更処理を容易に実行でき、効率の良いマイクロプログラ
ム変更命令が実現できる。
第１図は本発明の一実施例を示す図であシ、第２図（ａ
） 、 （ｂ）はそれぞれ、第１図の実施例におけるマ
イクロプログラム変更命令、データテーブルの構成を示
す。第３図は第１図の実施例の部分的な構成を示す。ま
た、第４図は本実施例における動作フローを示す。 図において、１０は処理装置、１１は制御記憶。
） 、 （ｂ）はそれぞれ、第１図の実施例におけるマ
イクロプログラム変更命令、データテーブルの構成を示
す。第３図は第１図の実施例の部分的な構成を示す。ま
た、第４図は本実施例における動作フローを示す。 図において、１０は処理装置、１１は制御記憶。
Claims (1)
- １ 記憶部に格納されたマイクロプログラムにより制御
されるデータ処理装置において、前記マイクロプログラ
ムの変更を指示するマイクロプログラム変更命令と、該
マイクロプログラム変更命令により参照され、前記マイ
クロプログラムの変更内容を格納するデータテーブルと
を設定し、前記データテーブルの各々のエントリはブラ
ンチフラグを有し、該ブランチフラグがセットされてい
ない場合、該エントリは前記マイクロプログラムの変更
内容を示す変更データと該変更データの前記記憶部での
格納位置を示すマイクロアドレスより構成され、前記ブ
ランチフラグがセットされている場合、該エントリは他
のデータテーブルの位置を示すデータアドレスよ多構成
され、前記マイクロプログラム変更命令が発行されたと
き、該マイクロプログラム変更命令によシ指定された前
記データテーブルの各々のエントリを読み出す手段と、
該読出し手段〜よシ読み出されたエントリのブランチフ
ラグを参照し、該ブランチフラグがセットされていない
場合、該エントリの前記変更データと前記マイクロアド
レスによシ前記記憶部に格納された前記マイクロプログ
ラムを変更する手段と、前記ブランチフラグがセットさ
れている場合□、前記マイクロプログラム変更命令によ
シ指定された前記データテーブルのアドレスを該エント
リの前記データアドレスといれかえる手段とを有するこ
とを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11744784A JPS60262244A (ja) | 1984-06-09 | 1984-06-09 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11744784A JPS60262244A (ja) | 1984-06-09 | 1984-06-09 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60262244A true JPS60262244A (ja) | 1985-12-25 |
Family
ID=14711876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11744784A Pending JPS60262244A (ja) | 1984-06-09 | 1984-06-09 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60262244A (ja) |
-
1984
- 1984-06-09 JP JP11744784A patent/JPS60262244A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0248931B2 (ja) | ||
| US4057850A (en) | Processing link control device for a data processing system processing data by executing a main routine and a sub-routine | |
| US4314332A (en) | Memory control system | |
| JPS60262244A (ja) | デ−タ処理装置 | |
| JPH0285941A (ja) | データ処理システム | |
| JPH0831033B2 (ja) | データ処理装置 | |
| JPH0267632A (ja) | 電子計算機における分岐命令構成法 | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| JP2573391B2 (ja) | プログラマブルコントローラ | |
| JPS6219935A (ja) | マイクロプログラム変更方式 | |
| JPS6041133A (ja) | 制御プログラム修正方式 | |
| JPH056215B2 (ja) | ||
| JPS6231438A (ja) | 仮想計算機システム | |
| JPS60214039A (ja) | デ−タ処理装置 | |
| JPS61839A (ja) | マイクロプログラム制御装置 | |
| JPS59106047A (ja) | マイクロコンピユ−タ | |
| JPS62166430A (ja) | デ−タ処理システム | |
| JPH02133851A (ja) | 通信制御装置 | |
| JPS60214040A (ja) | デ−タ処理装置 | |
| JPS61161545A (ja) | デ−タ処理システム | |
| JPH01191934A (ja) | 集積回路計算機システム | |
| JPH0427574B2 (ja) | ||
| JPS63317857A (ja) | メモリアクセス回路 | |
| JPS61112237A (ja) | デ−タ処理装置 | |
| JPH0398125A (ja) | マイクロプログラムロード方式 |