JPH0268871A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH0268871A JPH0268871A JP63218513A JP21851388A JPH0268871A JP H0268871 A JPH0268871 A JP H0268871A JP 63218513 A JP63218513 A JP 63218513A JP 21851388 A JP21851388 A JP 21851388A JP H0268871 A JPH0268871 A JP H0268871A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- integrated circuit
- hybrid integrated
- lead pins
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Combinations Of Printed Boards (AREA)
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明はデュアル・イン・ライン（以下ＤＩＰという）
型の混成集積回路装置に係り、特に、リードピンを数層
して薄形化を図った混成集積回路装置に関する。
型の混成集積回路装置に係り、特に、リードピンを数層
して薄形化を図った混成集積回路装置に関する。
（従来の技術）
従来、この種のＤＩＰ型の混成集積回路装置は第２図（
Ａ）〜（Ｅ）に示す製造工程により製造され、まず第２
図（Ａ）に示すように、絶縁基板１の表裏両面に図示し
ない配線層を形成し、この配線層の所要箇所上に抵抗や
コンデンナ等の電子回路素子２．２・・・をそれぞれ載
置し、ハンダ３により固着して所要の電子回路を構成す
る。
Ａ）〜（Ｅ）に示す製造工程により製造され、まず第２
図（Ａ）に示すように、絶縁基板１の表裏両面に図示し
ない配線層を形成し、この配線層の所要箇所上に抵抗や
コンデンナ等の電子回路素子２．２・・・をそれぞれ載
置し、ハンダ３により固着して所要の電子回路を構成す
る。
次に第２図（Ｂ）に示すように、絶縁基板１の図中左右
端部のランド（図示せず）に、Ｆ形りリップ状の所要数
のリードピン４．４・・・のＦ形頭部の開口を嵌入し、
この嵌入部をハンダ３により固着する。
端部のランド（図示せず）に、Ｆ形りリップ状の所要数
のリードピン４．４・・・のＦ形頭部の開口を嵌入し、
この嵌入部をハンダ３により固着する。
この侵第２図（Ｃ）に示すように、各リードピン４．４
・・・の軸方内申局部を軸直角方向両側（図中左右両側
）から左右一対の挟持治具５ａ、５ｂの複数対によりそ
れぞれ挟持し、第２図（Ｄ）に示すように、各リードピ
ン４，４・・・の先端部４ａ。
・・・の軸方内申局部を軸直角方向両側（図中左右両側
）から左右一対の挟持治具５ａ、５ｂの複数対によりそ
れぞれ挟持し、第２図（Ｄ）に示すように、各リードピ
ン４，４・・・の先端部４ａ。
４ａを外向きの１−字状にそれぞれ折曲する。
そして、第２図（Ｅ）に示すように各リードピン４．４
のＬ字状折曲先端部４ａ、４ａをマザー基板６上に載置
し、ハンダ３により固着して立設している。
のＬ字状折曲先端部４ａ、４ａをマザー基板６上に載置
し、ハンダ３により固着して立設している。
（発明が解決しようどする課題）
しかしながら、このような従来の混成集積回路装置では
第２図（［））に示すように各リードピン４，４・・・
の先端部を外向きＬ字状にそれぞれ折１１１するために
、同図（Ｃ）に示すように一対の挟持治具５ａ、５ｂの
一方例えば５ｂ・・・を絶縁基板１の裏面（図中下面）
下方に挿入して固定しなければならず、その結果、同図
（Ｄ）に示すように、絶縁基板１の裏面に固着した電子
回路素子２，２・・・の図中下面下方にて、一方の挟持
治具５ｂ、５ｂ・・・を挿入せしめる対向間隙ｈａを最
低限確保する必要があり、混成集積回路装置の薄形化を
妨げている。
第２図（［））に示すように各リードピン４，４・・・
の先端部を外向きＬ字状にそれぞれ折１１１するために
、同図（Ｃ）に示すように一対の挟持治具５ａ、５ｂの
一方例えば５ｂ・・・を絶縁基板１の裏面（図中下面）
下方に挿入して固定しなければならず、その結果、同図
（Ｄ）に示すように、絶縁基板１の裏面に固着した電子
回路素子２，２・・・の図中下面下方にて、一方の挟持
治具５ｂ、５ｂ・・・を挿入せしめる対向間隙ｈａを最
低限確保する必要があり、混成集積回路装置の薄形化を
妨げている。
（こで本発明は上記事情を考慮してなされたもので、そ
の目的は薄形化を図ることができる混成集積回路装置を
提供することにある。
の目的は薄形化を図ることができる混成集積回路装置を
提供することにある。
（課題を解決するための手段）
本発明は、上記従来例の課題が、Ｆ形のり−ドピンの脚
部を絶縁基板の板厚方向に延出させているために、リー
ドピンを含む絶縁基板全体の厚さが厚くなることに着目
してなされたものである。
部を絶縁基板の板厚方向に延出させているために、リー
ドピンを含む絶縁基板全体の厚さが厚くなることに着目
してなされたものである。
すなわち本発明は、電子回路素子を絶Ｒ基板の表裏両面
に実装し、この絶縁基板をそのランドに固着されたリー
ドピンを介してマザー基板上に立設する混成集積回路装
置において、上記リードピンは、その脚部を上記絶Ｒ基
板の表裏面に平行方向外方に延出させると共に、その脚
部先端部を上記マザー基板上に立設自在に折曲してなる
ことを特徴とする。
に実装し、この絶縁基板をそのランドに固着されたリー
ドピンを介してマザー基板上に立設する混成集積回路装
置において、上記リードピンは、その脚部を上記絶Ｒ基
板の表裏面に平行方向外方に延出させると共に、その脚
部先端部を上記マザー基板上に立設自在に折曲してなる
ことを特徴とする。
（作用）
リードピンはその脚部を絶縁基板の表裏面に対して、平
行方向外方に延出させ１絶縁基板の板厚方向には延出さ
せないので、このリードピンを含む絶縁基板全体の厚さ
の薄形化を図ることができる。
行方向外方に延出させ１絶縁基板の板厚方向には延出さ
せないので、このリードピンを含む絶縁基板全体の厚さ
の薄形化を図ることができる。
したがって、本発明によれば、この薄形化した絶縁基板
をマザー基板上に立設させてなる混成集積回路装置の全
体の厚さを減厚し、薄形化を図ることができる。
をマザー基板上に立設させてなる混成集積回路装置の全
体の厚さを減厚し、薄形化を図ることができる。
（実施例）
以下本発明の一実施例を第１図（Ａ）〜（Ｅ）に基づい
て説明する。
て説明する。
まず、第１図（Ａ）に示すように、第２図（Ａ）と同様
に絶縁基板１の表裏両面に図示しない配線層を形成し、
この配線層の所要箇所上に抵抗やコンデンサ等の電子回
路素子２，２・・・を載置し、その載置箇所をハンダ３
により固着して所要の電子回路を構成する。
に絶縁基板１の表裏両面に図示しない配線層を形成し、
この配線層の所要箇所上に抵抗やコンデンサ等の電子回
路素子２，２・・・を載置し、その載置箇所をハンダ３
により固着して所要の電子回路を構成する。
次に第１図（Ｂ）に示すようにほぼユ字形のリードピン
１０のほぼユ字形の頭部開口を絶縁基板１の図中左右端
部のランドに外側方からそれぞれ嵌入させ、そのに入部
をそれぞれハンダ３により固着している。
１０のほぼユ字形の頭部開口を絶縁基板１の図中左右端
部のランドに外側方からそれぞれ嵌入させ、そのに入部
をそれぞれハンダ３により固着している。
各リードピン１０．１０・・・はそのユ字形横棒の脚部
１０ａ、１０ａ・・・を絶縁基板１の表裏面に対して平
行方向、すなわち、図中水平方向外方へ所要長それぞれ
延出させ、絶縁基板１の板厚方向には延出させていない
。
１０ａ、１０ａ・・・を絶縁基板１の表裏面に対して平
行方向、すなわち、図中水平方向外方へ所要長それぞれ
延出させ、絶縁基板１の板厚方向には延出させていない
。
したがって、第１図（Ｃ）に示すように各り一ドピン１
０．１０・・・の脚部１０ａ、１０ａ・・・の先端部を
外向きＬ字状に折曲する３１合には上下一対の挟持治具
５ａ、５ｂの複数対により、各リードピン１０．１０・
・・の脚部１０ａ、１０ａを図中上下方向から挟持する
ことができると共に、例えば上下一対のブレス治具１１
ａ、１１ｂの複数対の上下方向のプレス操作により、ク
ランク状に折曲することができる。
０．１０・・・の脚部１０ａ、１０ａ・・・の先端部を
外向きＬ字状に折曲する３１合には上下一対の挟持治具
５ａ、５ｂの複数対により、各リードピン１０．１０・
・・の脚部１０ａ、１０ａを図中上下方向から挟持する
ことができると共に、例えば上下一対のブレス治具１１
ａ、１１ｂの複数対の上下方向のプレス操作により、ク
ランク状に折曲することができる。
その結果、第１図（Ｄ）に示すように各リードピン１０
．１０・・・の折曲先端部１０ａ、１０ａ・・・の底面
と、絶縁基板１の裏面（図中下面）に実装した電子回路
素子２の下面との対向間ｌ！！Ｉｈｂを、第２図で示す
従来の混成集積回路装置の対向間隙ｈａに対して大幅に
狭隘化することができ、リードピン１０．１０・・・を
含む絶縁基板１全体の厚さを減厚し、薄形化することが
できる。
．１０・・・の折曲先端部１０ａ、１０ａ・・・の底面
と、絶縁基板１の裏面（図中下面）に実装した電子回路
素子２の下面との対向間ｌ！！Ｉｈｂを、第２図で示す
従来の混成集積回路装置の対向間隙ｈａに対して大幅に
狭隘化することができ、リードピン１０．１０・・・を
含む絶縁基板１全体の厚さを減厚し、薄形化することが
できる。
したがって、このように薄形化された絶縁基板１を第１
図（Ｅ）に示すようにマ１ｆ−Ｕ板６上に起立させ、そ
の起ひ箇所をハンダ３により固着することにより、この
混成集積回路装置全体の厚さを、第２図で示す従来例の
ものに比して、対向間隙ｈａを同ｈｂに狭隘化した分だ
け、薄形化を図ることができる。
図（Ｅ）に示すようにマ１ｆ−Ｕ板６上に起立させ、そ
の起ひ箇所をハンダ３により固着することにより、この
混成集積回路装置全体の厚さを、第２図で示す従来例の
ものに比して、対向間隙ｈａを同ｈｂに狭隘化した分だ
け、薄形化を図ることができる。
以上説明したように本発明は、絶縁基板をマザー基板上
に立設じしめるリードピンの脚部を、上記絶縁基板の表
裏面に対して平行方向外方に延出させ絶縁基板の板厚方
向には延出させないので、このリードピンを含む絶縁基
板全体の厚さの薄形化を図ることができる。
に立設じしめるリードピンの脚部を、上記絶縁基板の表
裏面に対して平行方向外方に延出させ絶縁基板の板厚方
向には延出させないので、このリードピンを含む絶縁基
板全体の厚さの薄形化を図ることができる。
したがって本発明によれば、この薄型化した絶縁基板を
マザー基板に立設せしめる混成集積回路装置全体の厚さ
の薄型化を図ることができる。
マザー基板に立設せしめる混成集積回路装置全体の厚さ
の薄型化を図ることができる。
第１図（Ａ）〜（Ｅ）は本発明に係る混成集積回路装置
の一実施例の製造工程の一部を示す工程図、第２図（Ａ
）〜（Ｅ）は従来の混成集積回路装置の製造工程の一部
を示す工程図である。
の一実施例の製造工程の一部を示す工程図、第２図（Ａ
）〜（Ｅ）は従来の混成集積回路装置の製造工程の一部
を示す工程図である。
１・・・絶縁基板、２・・・電子回路素子、３・・・ハ
ンダ、５ａ、５ｂ・・・挟持治具、６・・・マザー基板
、１０・・・リードピン、１０ａａ・・・脚部、ｈａ、
ｈｂ・・・対向間隙。
ンダ、５ａ、５ｂ・・・挟持治具、６・・・マザー基板
、１０・・・リードピン、１０ａａ・・・脚部、ｈａ、
ｈｂ・・・対向間隙。
出願人代理人 波 多 野 久
Claims (1)
- 電子回路素子を絶縁基板の表裏両面に実装し、この絶縁
基板をそのランドに固着されたリードピンを介してマザ
ー基板上に立設する混成集積回路装置において、上記リ
ードピンは、その脚部を上記絶縁基板の表裏面に平行方
向外方に延出させると共に、その脚部先端部を上記マザ
ー基板上に立設自在に折曲してなることを特徴とする混
成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63218513A JPH0268871A (ja) | 1988-09-02 | 1988-09-02 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63218513A JPH0268871A (ja) | 1988-09-02 | 1988-09-02 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0268871A true JPH0268871A (ja) | 1990-03-08 |
Family
ID=16721105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63218513A Pending JPH0268871A (ja) | 1988-09-02 | 1988-09-02 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0268871A (ja) |
-
1988
- 1988-09-02 JP JP63218513A patent/JPH0268871A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001332683A (ja) | 積層型半導体装置及びその製造方法 | |
| JPH0268871A (ja) | 混成集積回路装置 | |
| JPH06177501A (ja) | メモリモジュール | |
| JP2003037340A (ja) | 電子機器とその取付構造 | |
| JPH0618246B2 (ja) | 半導体装置 | |
| JP2862437B2 (ja) | 面実装形パッケージ | |
| JP2944632B1 (ja) | 電子回路基板 | |
| JPS598370Y2 (ja) | 電気回路ユニツト | |
| JPH0427195Y2 (ja) | ||
| JPH0447685A (ja) | 面付型混成集積回路の製造方法 | |
| JPH01138791A (ja) | 混成集積回路装置 | |
| JPH0823163A (ja) | 基板の実装方法 | |
| JPH0282595A (ja) | 印刷回路基板の形成方法 | |
| JPS62136096A (ja) | チツプ実装用基板 | |
| JPS6149447A (ja) | 集積回路装置のパツケ−ジ | |
| JPS63157076A (ja) | チツプテストポスト | |
| JP2570602B2 (ja) | 表面実装型半導体装置 | |
| JPH02239577A (ja) | 表面実装用混成集積回路 | |
| JPH09274065A (ja) | 半導体装置 | |
| JPH09116080A (ja) | リード端子及びそれに用いるリードフレーム | |
| JPH03245475A (ja) | 面付型混成集積回路の製造方法 | |
| JPH03225890A (ja) | 印刷配線基板 | |
| JPH06112343A (ja) | 半導体装置 | |
| JPS62169317A (ja) | 積層コンデンサの製造方法 | |
| JPH0414858A (ja) | 電子部品のリード端子構造 |