JPH03225890A - 印刷配線基板 - Google Patents

印刷配線基板

Info

Publication number
JPH03225890A
JPH03225890A JP2129190A JP2129190A JPH03225890A JP H03225890 A JPH03225890 A JP H03225890A JP 2129190 A JP2129190 A JP 2129190A JP 2129190 A JP2129190 A JP 2129190A JP H03225890 A JPH03225890 A JP H03225890A
Authority
JP
Japan
Prior art keywords
hole
holes
printed wiring
wiring board
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2129190A
Other languages
English (en)
Inventor
Toshiaki Nishikawa
敏明 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2129190A priority Critical patent/JPH03225890A/ja
Publication of JPH03225890A publication Critical patent/JPH03225890A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447Lead-in-hole components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は印刷配線基板に関し、特にスルーホールを有す
る印刷配線基板に関する。
〔従来の技術〕
従来の印刷配線基板は、第3図に示すように、上面配線
4と下面配線5を電気的に接続するスルーホール2aに
部品7のリード8を挿入し、半田9により接合していた
が、スルーホール2aのエツジ部でメタライズ層が薄い
ため断線する危険性が高かった。
〔発明が解決しようとする課題〕
上述した従来の印刷配線基板は、上面配線と下面配線と
を電気的に接続するスルーホールのエツジ部のメタライ
ズ層が1〜2μmと薄く、断線の危険性があるため、部
品リードを挿入し半田付しても表面と裏面の電気的な接
続に高い信頼性が得られないという欠点がある。
〔課題を解決するための手段〕
本発明のスルーホール印刷配線基板は、セラミック基板
に設けたスルーホールと、前記スルーホール内に設けた
メタライズ層により前記セラミック基板の上面及び下面
に設けた配線を電気的に接続する印刷配線基板において
、前記スルーホールが電子部品を実装するために部品の
リードを挿入し半田付を行う第1のスルーホールと、前
記第1のスルーホールに隣接して設け前記第1のスルー
ホールに接続した配線と接続して上下配線の接続専用に
設けた第2のスルーホールとを有している。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図(a)、(b)、(c)は本発明の第1の実施例
を示す平面図及びA−A’線断面図並びに底面図である
。第1図(a)〜(c)に示すように、セラミック基板
1にスルーホール2と2aとを隣接して設け、スルーホ
ール2,2aの内壁にメタライズ層3を設ける。次に、
セラミック基板1の上面及び下面にスクリーン印刷法に
より夫々スルーホール2,2aを含む上面の配線4及び
下面の配線5を夫々に設け、スルーホール22aを介し
て電気的に接続する0次に、スルーホール2aや端子領
域以外の配線4.5を含む表面に選択的にガラス層等の
保護膜6を設けて印刷配線基板を構成する。
部品実装時には、部品7のリード8をスルーホール2a
に挿入して半田9により接合する。
ここで、スルーホール2a内のメタライズ層3が断線し
てもスルーホール2で配線4.5の接続が維持されてお
り、断線事故の発生を防止できる。
第2図は本発明の第2の実施例の断面図である。
第2図に示すように、スルーホール2aの領域に上面の
配線4を設けず下面の配線5のみ設けている以外は第1
の実施例と同じ構成を有しており、部品のリードはスル
ーホール2aに接合し、第1の実施例と同様の効果を有
する。
〔発明の効果〕
以上説明したように本発明は、部品のリードを挿入し半
田付を行うスルーホールと、上下配線の接続専用のスル
ーホールを同一配線に接続して設けることにより、部品
リードを挿入し半田付しても表面と裏面の電気的な接続
は完全に保てるので高い信頼性でリード付部品を搭載で
きる。
【図面の簡単な説明】
第1図(a)、’(b)、(c)は本発明の第1の実施
例を示す平面図、及びA−A’線断面図並びに底面図、
第2図は本発明の第2の実施例の断面図、第3図は従来
の印刷配線基板の断面図である。 1・・・セラミック基板、2,2a・・・スルーホール
、3・・・メタライズ層、4.5・・・配線、6・・・
保護膜、7・・・部品、8・・・リード、9・・・半田

Claims (1)

    【特許請求の範囲】
  1.  セラミック基板に設けたスルーホールと、前記スルー
    ホール内に設けたメタライズ層により前記セラミック基
    板の上面及び下面に設けた配線を電気的に接続する印刷
    配線基板において、前記スルーホールが電子部品を実装
    するために部品のリードを挿入し半田付を行う第1のス
    ルーホールと、前記第1のスルーホールに隣接して設け
    前記第1のスルーホールに接続した配線と接続して上下
    配線の接続専用に設けた第2のスルーホールとを有する
    ことを特徴とする印刷配線基板。
JP2129190A 1990-01-30 1990-01-30 印刷配線基板 Pending JPH03225890A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2129190A JPH03225890A (ja) 1990-01-30 1990-01-30 印刷配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2129190A JPH03225890A (ja) 1990-01-30 1990-01-30 印刷配線基板

Publications (1)

Publication Number Publication Date
JPH03225890A true JPH03225890A (ja) 1991-10-04

Family

ID=12051036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2129190A Pending JPH03225890A (ja) 1990-01-30 1990-01-30 印刷配線基板

Country Status (1)

Country Link
JP (1) JPH03225890A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734560A (en) * 1994-12-01 1998-03-31 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic sturctures including the cap
JP2007109836A (ja) * 2005-10-13 2007-04-26 Fuji Electric Holdings Co Ltd プリント配線板
JP2007220915A (ja) * 2006-02-16 2007-08-30 Denso Corp プリント基板のピン接続構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734560A (en) * 1994-12-01 1998-03-31 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic sturctures including the cap
JP2007109836A (ja) * 2005-10-13 2007-04-26 Fuji Electric Holdings Co Ltd プリント配線板
JP2007220915A (ja) * 2006-02-16 2007-08-30 Denso Corp プリント基板のピン接続構造

Similar Documents

Publication Publication Date Title
US6246016B1 (en) Edge-mountable integrated circuit package and method of attaching the same to a printed wiring board
JP2863981B2 (ja) ラグ端子およびその取り付け方法
JPH03225890A (ja) 印刷配線基板
JPH06112621A (ja) モジュールのスタンドオフ構造
JPH02111085A (ja) 強磁性磁気抵抗素子
JPH0239587A (ja) 高密度実装プリント板
JP2734318B2 (ja) 混成集積回路装置の製造方法
JPH01143389A (ja) ハイブリッド集積回路装置
JPH0737360Y2 (ja) 集積回路部品
JPH0758430A (ja) 基板の接続構造
JPH03257990A (ja) 混成集積回路基板の実装方法
JPS631093A (ja) 電子部品搭載用基板装置
JPH0710969U (ja) プリント基板
JP2581397B2 (ja) 多ピン回路素子の取付/接続基板
JPS58105587A (ja) 回路基板
JPH04105390A (ja) 基板機構
JPS634690A (ja) 厚膜混成集積回路基板
JPH03215964A (ja) 半導体パッケージ及びその装着基板
JPH07326705A (ja) 電子部品およびこれを利用した実装方法
JPH05251612A (ja) ハイブリッドic
JPH11340589A (ja) 可撓性回路基板
JPH04276689A (ja) 集積回路実装基板
JPH01293593A (ja) 混成集積回路基板の実装装置
JPH04269894A (ja) プリント回路基板への面実装部品の半田付け方法
JPH08293671A (ja) 回路基板の接続方法