JPH06112343A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06112343A JPH06112343A JP25639392A JP25639392A JPH06112343A JP H06112343 A JPH06112343 A JP H06112343A JP 25639392 A JP25639392 A JP 25639392A JP 25639392 A JP25639392 A JP 25639392A JP H06112343 A JPH06112343 A JP H06112343A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- mounting
- semiconductor
- semiconductor device
- signal pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 表面実装を行う半導体装置の実装密度を高め
る。また基板の曲がりのためにスタンドオフを考える必
要をなくす。 【構成】 実装基板３０に実装する半導体パッケージ１
に合わせた開口部３０ａを設け、信号ピン２０をその実
装に適する形状のものとし、実装時に実装基板３０表面
から半導体パッケージ１表面が突出しない構造とする。
る。また基板の曲がりのためにスタンドオフを考える必
要をなくす。 【構成】 実装基板３０に実装する半導体パッケージ１
に合わせた開口部３０ａを設け、信号ピン２０をその実
装に適する形状のものとし、実装時に実装基板３０表面
から半導体パッケージ１表面が突出しない構造とする。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置に関し、特
に基板表面に表面実装されるタイプの半導体パッケージ
の実装構造に関するものである。
に基板表面に表面実装されるタイプの半導体パッケージ
の実装構造に関するものである。
【０００２】
【従来の技術】半導体パッケージを、プリント基板やセ
ラミック基板などの配線を有する実装基板上にスルーホ
ールを介さずに半田により平面的に実装する形態の実装
方式が近年用いられている。図７はこのような実装方法
により実装される半導体パッケージを示し、図におい
て、１は半導体パッケージであり、その側面に信号ピン
を有し、該信号ピンの先端は実装面と略平行になるよう
に折り曲げられている。また図８は上記半導体パッケー
ジ１を実装基板に実装して得られた半導体装置半導体装
置を示し、図８において、３は例えばセラミック等から
なる実装基板であり、その表面には図示しない配線パタ
ーンが形成されている。また４は上記信号ピン２と実装
基板３表面の図示しない配線パターンとを接続するため
の半田である。
ラミック基板などの配線を有する実装基板上にスルーホ
ールを介さずに半田により平面的に実装する形態の実装
方式が近年用いられている。図７はこのような実装方法
により実装される半導体パッケージを示し、図におい
て、１は半導体パッケージであり、その側面に信号ピン
を有し、該信号ピンの先端は実装面と略平行になるよう
に折り曲げられている。また図８は上記半導体パッケー
ジ１を実装基板に実装して得られた半導体装置半導体装
置を示し、図８において、３は例えばセラミック等から
なる実装基板であり、その表面には図示しない配線パタ
ーンが形成されている。また４は上記信号ピン２と実装
基板３表面の図示しない配線パターンとを接続するため
の半田である。
【０００３】以上のような表面実装方法を用いること
で、実装基板の表面側及び裏面側の両方に半導体パッケ
ージを実装することができ、高密度実装を行うことがで
き、また実装基板に対してはスルーホールが不要となる
ため配線密度の向上を図ることができる等の利点を得る
ことができる。
で、実装基板の表面側及び裏面側の両方に半導体パッケ
ージを実装することができ、高密度実装を行うことがで
き、また実装基板に対してはスルーホールが不要となる
ため配線密度の向上を図ることができる等の利点を得る
ことができる。
【０００４】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、表面実装方式による実
装を行うものにおいて、さらに実装密度を向上させたい
場合には、以上のような構成では充分満足のいく実装効
率を得ることが困難であるという問題点があった。
上のように構成されているので、表面実装方式による実
装を行うものにおいて、さらに実装密度を向上させたい
場合には、以上のような構成では充分満足のいく実装効
率を得ることが困難であるという問題点があった。
【０００５】また、得られた半導体装置は実装基板と半
導体パッケージの厚みをプラスした高さとなり、装置の
厚みが増大するという問題点や、実装基板の薄さや半田
付け時の熱等起因する実装基板の曲がりを考えて信号ピ
ンの曲げ角度（以下、スタンドオフとも言う）を考慮し
なければならないという問題点があった。
導体パッケージの厚みをプラスした高さとなり、装置の
厚みが増大するという問題点や、実装基板の薄さや半田
付け時の熱等起因する実装基板の曲がりを考えて信号ピ
ンの曲げ角度（以下、スタンドオフとも言う）を考慮し
なければならないという問題点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、表面実装方式を採用したものに
おいて、さらに実装密度を向上させることができる半導
体装置を得ることを目的とする。
ためになされたもので、表面実装方式を採用したものに
おいて、さらに実装密度を向上させることができる半導
体装置を得ることを目的とする。
【０００７】また、実装時に半導体装置の厚みが実装基
板の厚みよりも増大することがなく、また基板の曲がり
を考えて信号ピンのスタンドオフを考えて実装する必要
のない半導体装置を提供することを目的とする。
板の厚みよりも増大することがなく、また基板の曲がり
を考えて信号ピンのスタンドオフを考えて実装する必要
のない半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る半導体装
置は、実装する半導体パッケージに合わせた開口部を実
装基板に設けるとともに、半導体パッケージの信号ピン
をその実装に適した形状に加工し、実装時に半導体パッ
ケージ表面と実装基板表面とが面一となり、かつ上記開
口部に該半導体パッケージが釣支されるものである。
置は、実装する半導体パッケージに合わせた開口部を実
装基板に設けるとともに、半導体パッケージの信号ピン
をその実装に適した形状に加工し、実装時に半導体パッ
ケージ表面と実装基板表面とが面一となり、かつ上記開
口部に該半導体パッケージが釣支されるものである。
【０００９】また、実装基板に表面実装された第１の半
導体パッケージと、該第１の半導体パッケージ上方に該
パッケージを跨ぐように表面実装された第２の半導体パ
ッケージとを備えたものである。
導体パッケージと、該第１の半導体パッケージ上方に該
パッケージを跨ぐように表面実装された第２の半導体パ
ッケージとを備えたものである。
【００１０】
【作用】この発明においては、実装する半導体パッケー
ジに合わせた開口部を有する実装基板に、その実装に適
した形状に加工された信号ピンを有する半導体パッケー
ジを実装することにより、実装基板面とパッケージ面と
が面一となり、装置の厚みが実装基板の厚みに抑えら
れ、かつ上記開口部に該半導体パッケージが釣支される
構成のため、実装基板の曲がりを考慮せずに実装するこ
とができる。
ジに合わせた開口部を有する実装基板に、その実装に適
した形状に加工された信号ピンを有する半導体パッケー
ジを実装することにより、実装基板面とパッケージ面と
が面一となり、装置の厚みが実装基板の厚みに抑えら
れ、かつ上記開口部に該半導体パッケージが釣支される
構成のため、実装基板の曲がりを考慮せずに実装するこ
とができる。
【００１１】また、実装基板に表面実装された第１の半
導体パッケージ上方に、該第１のパッケージを跨ぐよう
に第２の半導体パッケージを表面実装することにより、
実装効率が倍増する。
導体パッケージ上方に、該第１のパッケージを跨ぐよう
に第２の半導体パッケージを表面実装することにより、
実装効率が倍増する。
【００１２】
【実施例】実施例１．以下、本発明の実施例を図につい
て説明する。図１は本発明の第１の実施例による半導体
装置の半導体パッケージを示し、図において２０は信号
ピンであり、その先端には折り返し部２０ａが形成され
ている。また図２は上記半導体パッケージを実装基板に
実装して得られた半導体装置を示し、３０は実装基板で
あり、その一部に、上記半導体パッケージ１の形状に合
わせてこれが収まるようなサイズの開口部３０ａが形成
されている。
て説明する。図１は本発明の第１の実施例による半導体
装置の半導体パッケージを示し、図において２０は信号
ピンであり、その先端には折り返し部２０ａが形成され
ている。また図２は上記半導体パッケージを実装基板に
実装して得られた半導体装置を示し、３０は実装基板で
あり、その一部に、上記半導体パッケージ１の形状に合
わせてこれが収まるようなサイズの開口部３０ａが形成
されている。
【００１３】実装時には、半導体パッケージ１の信号ピ
ン２０の折り返し部２０ａが実装基板３０表面に形成さ
れた図示しない配線パターンと接触するようにして、実
装基板３０の開口部３０ａに半導体パターンを載置して
折り返し部２０ａと図示しない配線パターンとを半田４
により固着する。
ン２０の折り返し部２０ａが実装基板３０表面に形成さ
れた図示しない配線パターンと接触するようにして、実
装基板３０の開口部３０ａに半導体パターンを載置して
折り返し部２０ａと図示しない配線パターンとを半田４
により固着する。
【００１４】このように本実施例によれば、実装基板３
０に半導体パッケージ１を収納可能な開口部３０ａを設
ける一方、半導体パッケージ１の信号ピン２０先端部に
折り返し部２０ａを設け、上記半導体パッケージ１を開
口部３０ａに収納した際に信号ピン２０の先端部が実装
基板３０の配線パターンと接触するように構成したか
ら、実装時に半導体パッケージ１が実装基板３０表面よ
り上部に突出することがなく、半導体装置の厚みを実装
基板の厚み程度とすることができる。
０に半導体パッケージ１を収納可能な開口部３０ａを設
ける一方、半導体パッケージ１の信号ピン２０先端部に
折り返し部２０ａを設け、上記半導体パッケージ１を開
口部３０ａに収納した際に信号ピン２０の先端部が実装
基板３０の配線パターンと接触するように構成したか
ら、実装時に半導体パッケージ１が実装基板３０表面よ
り上部に突出することがなく、半導体装置の厚みを実装
基板の厚み程度とすることができる。
【００１５】また、半導体パッケージ１は実装基板３０
の開口部３０ａ内に信号ピン２０によって吊り下げられ
るように配置する構成となっているため、実装基板３０
が多少曲がっていたとしても、信号ピン２０と配線パタ
ーンとの位置合わせを行うことができ、信号ピンのスタ
ンドオフを考慮する必要がない。
の開口部３０ａ内に信号ピン２０によって吊り下げられ
るように配置する構成となっているため、実装基板３０
が多少曲がっていたとしても、信号ピン２０と配線パタ
ーンとの位置合わせを行うことができ、信号ピンのスタ
ンドオフを考慮する必要がない。
【００１６】なおこの実施例では、信号ピン２０の先端
に折り返し部２０ａを設けたが、信号ピンの形状はこれ
に限られるものではなく、要は半導体パッケージ１を開
口部２０ａに収納した時に、半導体パッケージ１表面と
実装基板３０表面とが面一となり、かつスタンドオフマ
ージンがとれるような形状であればよい。
に折り返し部２０ａを設けたが、信号ピンの形状はこれ
に限られるものではなく、要は半導体パッケージ１を開
口部２０ａに収納した時に、半導体パッケージ１表面と
実装基板３０表面とが面一となり、かつスタンドオフマ
ージンがとれるような形状であればよい。
【００１７】実施例２．次に本発明の第２の実施例によ
る半導体装置を図３及び図４に基づいて説明する。この
実施例では表面実装を行うものにおいて、既に実装され
た半導体パッケージ上方にさらに他の半導体パッケージ
を積層するようにして実装するようにしたものである。
図３は既に実装された半導体パッケージ上方にさらに積
層するように実装される半導体パッケージを示し、該パ
ッケージ１１は、図４の基板１上に既に実装された半導
体パッケージ１よりも、幅が広くかつ脚部の長い信号ピ
ン２１を有している。
る半導体装置を図３及び図４に基づいて説明する。この
実施例では表面実装を行うものにおいて、既に実装され
た半導体パッケージ上方にさらに他の半導体パッケージ
を積層するようにして実装するようにしたものである。
図３は既に実装された半導体パッケージ上方にさらに積
層するように実装される半導体パッケージを示し、該パ
ッケージ１１は、図４の基板１上に既に実装された半導
体パッケージ１よりも、幅が広くかつ脚部の長い信号ピ
ン２１を有している。
【００１８】このように構成することにより、表面実装
を行うものにおいて実装効率をほぼ倍増することができ
る。
を行うものにおいて実装効率をほぼ倍増することができ
る。
【００１９】実施例３．次に本発明の第３の実施例によ
る半導体装置を図５に基づいて説明する。図に示すよう
に、この実施例では、実装基板３１に、半導体パッケー
ジ１を収納可能な大きさの凹部３１ａを設け、該凹部３
１ａ内に図１に示したものと同一構成の半導体パッケー
ジ１を収納し、かつその上方に、該凹部３１ａを跨ぎ、
かつ上記半導体パッケージ１の信号ピン２０外側にて基
板３１表面の図示しない配線パターンと接続する信号ピ
ン２２を有する半導体パッケージ１２を実装するように
したものである。
る半導体装置を図５に基づいて説明する。図に示すよう
に、この実施例では、実装基板３１に、半導体パッケー
ジ１を収納可能な大きさの凹部３１ａを設け、該凹部３
１ａ内に図１に示したものと同一構成の半導体パッケー
ジ１を収納し、かつその上方に、該凹部３１ａを跨ぎ、
かつ上記半導体パッケージ１の信号ピン２０外側にて基
板３１表面の図示しない配線パターンと接続する信号ピ
ン２２を有する半導体パッケージ１２を実装するように
したものである。
【００２０】このようにすることで、上記第２の実施例
に比べて、半導体パッケージ１が実装基板３１表面に突
出していない分、装置の厚みを低減することができる。
に比べて、半導体パッケージ１が実装基板３１表面に突
出していない分、装置の厚みを低減することができる。
【００２１】実施例４．次に本発明の第４の実施例によ
る半導体装置を図６に基づいて説明する。図に示すよう
に、この実施例では、図５に示した第３の実施例の構造
を実装基板裏面にも採用するようにしたものであり、実
装基板３２の両面にそれぞれ凹部３２ａ，３２ｂが形成
され、これら凹部にぞれぞれ、半導体パッケージ１ａ，
１ｂが収納され、さらにその上方に半導体パッケージ１
２ａ，１２ｂが表面実装されている。
る半導体装置を図６に基づいて説明する。図に示すよう
に、この実施例では、図５に示した第３の実施例の構造
を実装基板裏面にも採用するようにしたものであり、実
装基板３２の両面にそれぞれ凹部３２ａ，３２ｂが形成
され、これら凹部にぞれぞれ、半導体パッケージ１ａ，
１ｂが収納され、さらにその上方に半導体パッケージ１
２ａ，１２ｂが表面実装されている。
【００２２】このように基板両面において実装を行うこ
とで、実装効率を一層向上させることができる。
とで、実装効率を一層向上させることができる。
【００２３】
【発明の効果】以上のように、この発明に係る半導体装
置によれば、表面実装される半導体装置において、実装
基板に表面実装された第１の半導体パッケージ上方に、
該第１のパッケージを跨ぐように第２の半導体パッケー
ジを表面実装したので、実装効率が倍増するという効果
がある。
置によれば、表面実装される半導体装置において、実装
基板に表面実装された第１の半導体パッケージ上方に、
該第１のパッケージを跨ぐように第２の半導体パッケー
ジを表面実装したので、実装効率が倍増するという効果
がある。
【００２４】また、実装する半導体パッケージに合わせ
た開口部を有する実装基板に、その実装に適した形状に
加工された信号ピンを有する半導体パッケージを実装す
ることにより、実装基板面とパッケージ面とが面一とな
り、装置の厚みが実装基板の厚みに抑えられ、かつ上記
開口部に該半導体パッケージが釣支される構成のため、
実装基板の曲がりを考慮せずに実装することができると
いう効果がある。
た開口部を有する実装基板に、その実装に適した形状に
加工された信号ピンを有する半導体パッケージを実装す
ることにより、実装基板面とパッケージ面とが面一とな
り、装置の厚みが実装基板の厚みに抑えられ、かつ上記
開口部に該半導体パッケージが釣支される構成のため、
実装基板の曲がりを考慮せずに実装することができると
いう効果がある。
【図１】この発明の第１の実施例による半導体装置の半
導体パッケージの構成図。
導体パッケージの構成図。
【図２】上記半導体パッケージを実装基板に実装した時
の構成図。
の構成図。
【図３】この発明の第２の実施例による半導体装置の半
導体パッケージの構成図。
導体パッケージの構成図。
【図４】上記半導体パッケージを実装基板に実装した時
の構成図。
の構成図。
【図５】この発明の第３の実施例による半導体装置の半
導体パッケージの構成図。
導体パッケージの構成図。
【図６】この発明の第４の実施例による半導体装置の半
導体パッケージの構成図。
導体パッケージの構成図。
【図７】従来の半導体装置の半導体パッケージの構成
図。
図。
【図８】上記半導体パッケージを実装基板に実装して得
られた従来の半導体装置の構成図。
られた従来の半導体装置の構成図。
【符号の説明】 １ 半導体パッケージ ３ 実装基板 ４ 半田 １１ 半導体パッケージ ２０ 信号ピン ２０ａ 折り返し部 ２１ 信号ピン ３０ 実装基板 ３０ａ 開口部 ３１ 実装基板 ３１ａ 開口部 ３２ 実装基板 ３２，３２ｂ 凹部
Claims (4)
- 【請求項１】 半導体パッケージの信号ピンと、実装基
板上の接続パターンとを半田により平面的に接続してな
る半導体装置において、 実装基板に上記半導体パッケージを収納可能な開口部を
設け、 上記半導体パッケージの信号ピンを、これを上記実装基
板の開口部周辺の接続パターンに接続したときに上記半
導体パッケージ表面と上記実装基板表面とが面一とな
り、かつ上記開口部に該半導体パッケージが釣支される
ような形状に加工したことを特徴とする半導体装置。 - 【請求項２】 半導体パッケージの信号ピンと、実装基
板上の接続パターンとを半田により平面的に接続してな
る半導体装置において、 実装基板表面に表面実装された第１の半導体パッケージ
と、 該第１の半導体パッケージ上方に、該半導体パッケージ
を跨ぐようにして上記実装基板に表面実装された第２の
半導体パッケージとを備えたことを特徴とする半導体装
置。 - 【請求項３】 半導体パッケージの信号ピンと、実装基
板上の接続パターンとを半田により平面的に接続してな
る半導体装置において、 上記半導体パッケージを収納可能な凹部を有する実装基
板と、 上記半導体パッケージを上記凹部に収納して実装した際
に上記半導体パッケージ表面と上記実装基板表面とが面
一となり、かつ上記開口部に該半導体パッケージが釣支
されるような形状に加工された信号ピンを有する第１の
半導体パッケージと、 上記凹部に配置された第１の半導体パッケージを跨ぐよ
うに、該第１の半導体パッケージ上方に配置された第２
の半導体パッケージとを備えたことを特徴とする半導体
装置。 - 【請求項４】 請求項３記載の半導体装置において、 上記凹部は上記実装基板の両面に形成されていることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25639392A JPH06112343A (ja) | 1992-09-25 | 1992-09-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25639392A JPH06112343A (ja) | 1992-09-25 | 1992-09-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112343A true JPH06112343A (ja) | 1994-04-22 |
Family
ID=17292058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25639392A Pending JPH06112343A (ja) | 1992-09-25 | 1992-09-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112343A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021111845A1 (ja) * | 2019-12-03 | 2021-06-10 | ソニーグループ株式会社 | 電子部品および電子部品の製造方法 |
-
1992
- 1992-09-25 JP JP25639392A patent/JPH06112343A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021111845A1 (ja) * | 2019-12-03 | 2021-06-10 | ソニーグループ株式会社 | 電子部品および電子部品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5446317A (en) | Single in-line package for surface mounting | |
| EP0997944A2 (en) | Printed circuit board with integrated circuit devices mounted on both sides thereof | |
| JPH03145186A (ja) | 半導体モジュール | |
| JPH05226803A (ja) | 実装回路基板 | |
| JPH06112343A (ja) | 半導体装置 | |
| JP2512828B2 (ja) | チップ部品の実装方法 | |
| JP2003051562A (ja) | 半導体装置 | |
| JPH02111093A (ja) | 半導体装置の表面実装構造 | |
| JPH05327161A (ja) | 電子回路モジュール | |
| JPH0645494A (ja) | 半導体集積回路用パッケージ | |
| JP2003187890A (ja) | 電気接続端子 | |
| JPH04199556A (ja) | ピングリッドアレイ形ｉｃパッケージ | |
| JPH02239577A (ja) | 表面実装用混成集積回路 | |
| JPH0250464A (ja) | 格子配列形半導体素子パッケージ | |
| JPS631093A (ja) | 電子部品搭載用基板装置 | |
| JPH04245465A (ja) | 電気部品及びその半田付け方法 | |
| JP2517002Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0451552A (ja) | 集積回路パッケージ | |
| JPH0555576U (ja) | 電子部品の実装構造 | |
| JPH07147369A (ja) | 集積回路パッケージ | |
| JPS6352497A (ja) | 配線基板 | |
| JPH04315465A (ja) | 表面実装型半導体装置 | |
| JPH0575003A (ja) | 半導体装置の実装構造 | |
| JPH0582933A (ja) | 大型リードレス部品実装基板 | |
| JPH11284307A (ja) | 電力用半導体素子の取付方法およびその装置 |