JPH0268930A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0268930A JPH0268930A JP22020988A JP22020988A JPH0268930A JP H0268930 A JPH0268930 A JP H0268930A JP 22020988 A JP22020988 A JP 22020988A JP 22020988 A JP22020988 A JP 22020988A JP H0268930 A JPH0268930 A JP H0268930A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- oxide film
- nitride film
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はいわゆるL OCOS (local oxj
dati。[Detailed Description of the Invention] [Industrial Application Field] The present invention is directed to the so-called LOCOS (local oxj
dati.
n of 5ilicon)法等の半導体酸化膜と耐酸
化膜のパターンによって選択酸化を行う半導体装置の製
造方法に関する。The present invention relates to a method of manufacturing a semiconductor device in which selective oxidation is performed using a pattern of a semiconductor oxide film and an oxidation-resistant film, such as a method such as a method of manufacturing semiconductor devices.
本願の第1の発明は、選択酸化を行うためのマスク層と
して、半導体酸化膜、半導体層、半導体窒化膜が積層さ
れる半導体装置の製造方法において、その半導体層上に
第2の半導体酸化膜を形成することにより、半導体窒化
膜のエツチング際の半導体層の除去を防止する方法であ
る。また、本願の第2の発明は、選択酸化を行うための
マスク層として、半導体酸化膜、半導体層、半導体窒化
膜が積層される半導体装置の製造方法において、半導体
窒化膜の開口部の端部で半導体層をテーパー状の形状に
させ、そのテーパー状の半導体層を用いてイオン注入し
て低濃度の不純物領域を形成することにより、チャンネ
ルストッパー領域の耐圧の向上を図るものである。A first invention of the present application is a method for manufacturing a semiconductor device in which a semiconductor oxide film, a semiconductor layer, and a semiconductor nitride film are stacked as a mask layer for performing selective oxidation, in which a second semiconductor oxide film is formed on the semiconductor layer. This method prevents the removal of the semiconductor layer during etching of the semiconductor nitride film by forming a . Further, a second invention of the present application provides a method for manufacturing a semiconductor device in which a semiconductor oxide film, a semiconductor layer, and a semiconductor nitride film are stacked as a mask layer for performing selective oxidation. The semiconductor layer is formed into a tapered shape, and ions are implanted into the tapered semiconductor layer to form a low concentration impurity region, thereby improving the breakdown voltage of the channel stopper region.
半導体集積回路の素子間分離に用いられるフィールド酸
化膜等の素子分離領域の形成方法としては、選択酸化法
(いわゆるLOCO3法)が一般に広く知られている。A selective oxidation method (so-called LOCO3 method) is generally widely known as a method for forming element isolation regions such as field oxide films used for element isolation in semiconductor integrated circuits.
この選択酸化法は、半導体領域上に酸化膜及び耐酸化膜
として機能する窒化膜を所要のパターンに形成し、パタ
ーンのない領域を酸化させる方法である。ところが、従
来の選択酸化法では、フィールド酸化膜の膜厚に応じて
バーズビークが長くなり、高集積化に不利である等の問
題が生じていた。This selective oxidation method is a method in which an oxide film and a nitride film functioning as an oxidation-resistant film are formed in a desired pattern on a semiconductor region, and regions without a pattern are oxidized. However, in the conventional selective oxidation method, the bird's beak becomes longer depending on the thickness of the field oxide film, which is disadvantageous for high integration.
そこで、その従来の選択酸化法を改良した選択酸化法が
いくつか提案されている。その1つは、ンリコン酸化膜
上にポリシリコン層を介してシリコン窒化膜を設けて、
これらをマスク層として選択酸化を行う方法であり、例
えば特開昭61−74350号公報、特開昭56−70
644号公報或いは特公昭63−23656号公報など
に記載される技術がある。Therefore, several selective oxidation methods have been proposed that are improvements on the conventional selective oxidation methods. One method is to provide a silicon nitride film on a silicon oxide film with a polysilicon layer interposed therebetween.
This is a method of performing selective oxidation using these as a mask layer, for example, JP-A-61-74350, JP-A-56-70
There are techniques described in Japanese Patent Publication No. 644 or Japanese Patent Publication No. 63-23656.
ここで、簡単にポリシリコン層を介在させたマスク層に
よる選択酸化技術について説明すると、まず、第3図a
に示すように、シリコン基板51上にマスク層としてシ
リコン酸化膜52.ポリシリコン層53.シリコン窒化
膜54が積層される。Here, we will briefly explain the selective oxidation technology using a mask layer with a polysilicon layer interposed.
As shown, a silicon oxide film 52. is formed as a mask layer on a silicon substrate 51. Polysilicon layer 53. A silicon nitride film 54 is laminated.
シリコン窒化膜54はバターニングされ、その除去部5
5はフィールド酸化膜の形成予定領域とされる。この除
去部55にチャンネルストッパー領域の形成のためのイ
オン注入が行われる。そのドーパントは基板と同導電型
のものとされる。The silicon nitride film 54 is buttered, and the removed portion 5
5 is a region where a field oxide film is to be formed. Ion implantation is performed into this removed portion 55 to form a channel stopper region. The dopant is of the same conductivity type as the substrate.
次に、第3図すに示すように、上記マスク層を用いて選
択酸化を行う。ポリシリコン層53が緩衝層として機能
し、シリコン酸化膜52が極めて薄いため、そのバーズ
ビークが短いフィールド酸化膜56が上記除去部55に
形成される。Next, as shown in FIG. 3, selective oxidation is performed using the mask layer. Since the polysilicon layer 53 functions as a buffer layer and the silicon oxide film 52 is extremely thin, a field oxide film 56 with a short bird's beak is formed in the removed portion 55.
そして、第3図Cに示すように、不要になったシリコン
窒化IPJ54.ポリシリコン層53を除去し、上記フ
ィールド酸化膜56の下部にはチャンネルストッパー領
域57が形成されると共に、活性領域用の不純物の導入
等を行ってn型の不純物領域58等が形成される。Then, as shown in FIG. 3C, the silicon nitride IPJ54. The polysilicon layer 53 is removed, a channel stopper region 57 is formed under the field oxide film 56, and an n-type impurity region 58 and the like are formed by introducing impurities for an active region.
ところが、このように改良されたii沢酸酸化技術あっ
ても、マスク層の除去時の問題や、耐圧の問題が生ずる
。However, even with the improved ii oxygen oxidation technology, problems arise when removing the mask layer and withstand voltage problems.
すなわち、フィールド酸化膜56を形成した後に、シリ
コン窒化膜54とポリシリコン層53を除去する必要が
あるが、シリコン窒化膜54をホットりん酸(H3PO
4)により除去する際に、その下部のポリシリコン層5
3が局所的にホットりん酸によってエツチングされてし
まう。従って、本来、第3図Cの点線で示す膜61の膜
厚であるべきところが、膜減りし、残存したポリシリコ
ン層60の如きものとなっているために、次のポリシリ
コン層の除去の際には、局所的にシリコン基板5Iまで
エツチングされてしまう。また、酸化時のストレスによ
ってもポリシリコン層53に穴があくことがあり、同様
に、ポリシリコン層の除去の際に、局所的にシリコン基
板51がエンチングされてしまう。That is, after forming the field oxide film 56, it is necessary to remove the silicon nitride film 54 and the polysilicon layer 53.
4), the underlying polysilicon layer 5
3 is locally etched by hot phosphoric acid. Therefore, the thickness of the film 61 shown by the dotted line in FIG. In this case, even the silicon substrate 5I is locally etched. Further, stress during oxidation may also create holes in the polysilicon layer 53, and similarly, the silicon substrate 51 may be locally etched when the polysilicon layer is removed.
また、フィールド反転電圧を上げようとして、チャンネ
ルストッパー領域57の形成のためのイオン注入のエネ
ルギーやドーズ量を増加させた時には、そのチャンネル
ストッパー領域57と不純物領域58の間の接合62の
耐圧が劣化することになる。Furthermore, when the energy and dose of ion implantation for forming the channel stopper region 57 are increased in an attempt to increase the field inversion voltage, the withstand voltage of the junction 62 between the channel stopper region 57 and the impurity region 58 deteriorates. I will do it.
そこで、本発明は、上述の改良型の選択酸化方法の各課
題に鑑み、エツチング時の問題や耐圧の問題等を解決す
るような半導体装置の製造方法の提供を目的とする。SUMMARY OF THE INVENTION In view of the above-mentioned problems of the improved selective oxidation method, an object of the present invention is to provide a method for manufacturing a semiconductor device that solves the problems during etching, breakdown voltage, and the like.
(課題を解決するための手段〕
上述の目的を達成するための本願の第1の発明にかかる
半導体装置の製造方法は、半導体領域を選択的に酸化す
る製造方法において、まず、耐酸化マスクとして、第1
の半導体酸化膜、半導体層。(Means for Solving the Problems) A method for manufacturing a semiconductor device according to the first invention of the present application for achieving the above-mentioned object is a method for manufacturing a semiconductor device in which a semiconductor region is selectively oxidized. , 1st
semiconductor oxide film, semiconductor layer.
第2の半導体酸化膜、半導体窒化膜を順次積層させたマ
スクを用いて選択的に酸化する。ここで、半導体酸化膜
としてはシリコン酸化膜、半導体層としてはポリシリコ
ン層、半導体窒化膜としてはシリコン窒化膜をそれぞれ
用いても良い。第2の半導体酸化膜はポリシリコン層の
表面を酸化したものであっても良い0次に、上記第2の
半導体酸化膜及び選択的に形成した酸化膜に対して選択
的に上記半導体窒化膜を除去する。この除去は、例えば
ホットりん酸(H,PO,)を用いて行うことができる
。Selective oxidation is performed using a mask in which a second semiconductor oxide film and a semiconductor nitride film are sequentially laminated. Here, a silicon oxide film may be used as the semiconductor oxide film, a polysilicon layer may be used as the semiconductor layer, and a silicon nitride film may be used as the semiconductor nitride film. The second semiconductor oxide film may be formed by oxidizing the surface of a polysilicon layer. Next, the semiconductor nitride film is selectively applied to the second semiconductor oxide film and the selectively formed oxide film. remove. This removal can be carried out using, for example, hot phosphoric acid (H, PO, ).
また、本願の第2の発明にかかる半導体装置の製造方法
は、半導体領域を選択的に酸化して素子分離領域を形成
する方法であって、まず、半導体領域上に半導体酸化膜
と半導体層と半導体窒化膜とを順次積層させて形成する
。ここで、半導体酸化膜としてはシリコン酸化膜、半導
体層としてはポリシリコン層、半導体窒化膜としてはシ
リコン窒化膜をそれぞれ用いても良い。次に、選択的に
上記半導体窒化膜をエツチング除去する。このエツチン
グ除去は除去部が形成される。次に、その除去部の端部
で上記半導体層をテーパー状に形成する。そのテーパー
状に形成する手段としては、等方性エツチングによる方
法や、ポリシリコン層の一部を酸化する方法、レジスト
層等をその端部でだれさせる方法、或いはS 1C1a
+N2ガスを所要の条件で用いてエツチングする方法
等の種々の手段が挙げられる。次に、上記除去部に選択
的にチャンネルストッパー領域となる不純物をイオン注
入し、上記テーパー部に対応する上記半導体領域には、
他部に比べて低濃度の不純物を導入する。そして、半導
体窒化膜等をマスクとして選択酸化を行い素子分離領域
を形成する。この選択酸化の後、チャンネルストッパー
領域に隣接した領域へ不純物の導入が行われる。Further, a method of manufacturing a semiconductor device according to a second invention of the present application is a method of selectively oxidizing a semiconductor region to form an element isolation region, and first, a semiconductor oxide film and a semiconductor layer are formed on the semiconductor region. It is formed by sequentially stacking semiconductor nitride films. Here, a silicon oxide film may be used as the semiconductor oxide film, a polysilicon layer may be used as the semiconductor layer, and a silicon nitride film may be used as the semiconductor nitride film. Next, the semiconductor nitride film is selectively etched away. This etching removal forms a removed portion. Next, the semiconductor layer is formed into a tapered shape at the end of the removed portion. The tapered shape can be formed by isotropic etching, by oxidizing a part of the polysilicon layer, by making the resist layer sag at its edges, or by S1C1a.
Various methods can be used, such as etching using +N2 gas under required conditions. Next, impurity ions that will become a channel stopper region are selectively implanted into the removed portion, and the semiconductor region corresponding to the tapered portion is
Introduce impurities at a lower concentration than other parts. Then, selective oxidation is performed using a semiconductor nitride film or the like as a mask to form element isolation regions. After this selective oxidation, impurities are introduced into the region adjacent to the channel stopper region.
本願の第1の発明では、半導体層と半導体窒化膜の間に
半導体酸化膜が形成されるため、その半導体酸化膜がエ
ンチングのストッパーとして機能し、半導体窒化膜を除
去していった時に、その下部の半導体層までも除去され
るような問題が生じない。In the first invention of the present application, since the semiconductor oxide film is formed between the semiconductor layer and the semiconductor nitride film, the semiconductor oxide film functions as an etching stopper, and when the semiconductor nitride film is removed, the semiconductor oxide film functions as an etching stopper. There is no problem that even the underlying semiconductor layer is removed.
また、本願の第2の発明においては、除去部の端部で上
記半導体層がテーパー状に形成されるため、続いてチャ
ンネルストンバー領域の形成のためのイオン注入を行っ
た時には、そのテーパー状の半導体層の部分の厚みに応
じたイオン阻止能から、チャンネルストンパー領域は端
部側で濃度が低下するような分布を持ったものとなる。In addition, in the second invention of the present application, since the semiconductor layer is formed in a tapered shape at the end of the removed portion, when ion implantation is subsequently performed for forming the channel stone bar region, the tapered shape is Due to the ion stopping power depending on the thickness of the semiconductor layer, the channel stomper region has a distribution in which the concentration decreases on the end side.
このため接合の近くでは、高濃度不純物領域同士のぶつ
かり合いが起こらず、その接合耐圧が向上することにな
る。Therefore, the high concentration impurity regions do not collide with each other near the junction, and the breakdown voltage of the junction is improved.
本発明の好適な実施例を図面を参照しながら説明する。 Preferred embodiments of the present invention will be described with reference to the drawings.
第1の実施例
本実施例は、本願の第1の発明にかかる実施例であって
、シリコン窒化膜とポリシリコン層の間にシリコン酸化
膜を形成し、シリコン窒化膜のエツチング時の問題を解
決する方法である。以下、本実施例を第1図a〜第1図
「を参照しながら説明する。First Embodiment This embodiment is an embodiment according to the first invention of the present application, in which a silicon oxide film is formed between a silicon nitride film and a polysilicon layer to solve the problem when etching the silicon nitride film. This is the way to solve it. Hereinafter, this embodiment will be explained with reference to FIGS. 1a to 1".
まず、第1図aに示すように、シリコン基板1上に熱酸
化等の方法によって、パッド酸化膜としてのシリコン酸
化膜2を形成する。このシリコン酸化膜2の膜厚は、薄
いものとされ、例えば50人程度とされる。次に、この
シリコン酸化膜2上にポリシリコン層3がCVD法等に
よって形成される。ポリシリコン層3は、選択酸化時の
緩衝層として機能する。すなわち、このポリシリコン層
3を利用して応力の緩和やバーズビークを小さくさせる
。First, as shown in FIG. 1a, a silicon oxide film 2 as a pad oxide film is formed on a silicon substrate 1 by a method such as thermal oxidation. The thickness of this silicon oxide film 2 is assumed to be thin, for example, about 50 people. Next, a polysilicon layer 3 is formed on this silicon oxide film 2 by a CVD method or the like. Polysilicon layer 3 functions as a buffer layer during selective oxidation. That is, this polysilicon layer 3 is used to relieve stress and reduce bird's beak.
次に、ポリシリコン層3の表面が酸化され、第2の半導
体酸化膜であるシリコン酸化膜4が形成される。この膜
厚は例えば50人程度である。表面酸化によらずにシリ
コン酸化膜を形成することも可能である。次に、第1図
すに示すように、シリコン酸化膜4上の全面にシリコン
窒化膜5をCVD法により形成する。このシリコン窒化
膜5は選択酸化の耐酸化膜として機能する。Next, the surface of polysilicon layer 3 is oxidized to form silicon oxide film 4, which is a second semiconductor oxide film. This film thickness is, for example, about 50 people. It is also possible to form a silicon oxide film without surface oxidation. Next, as shown in FIG. 1, a silicon nitride film 5 is formed on the entire surface of the silicon oxide film 4 by the CVD method. This silicon nitride film 5 functions as an oxidation-resistant film for selective oxidation.
シリコン窒化膜5の形成後、第1図Cに示すように、フ
ォトリソグラフィー技術を用いてフィールド酸化膜を形
成する予定の領域をエツチングにより除去する。このエ
ツチングによって除去部6が形成され、この除去部6の
底部では、ポリシリコンN3が露出する。After forming the silicon nitride film 5, as shown in FIG. 1C, the area where the field oxide film is to be formed is removed by etching using photolithography. A removed portion 6 is formed by this etching, and the polysilicon N3 is exposed at the bottom of this removed portion 6.
次に、第1図dに示すように、選択酸化が行われる。こ
の選択酸化によって、除去部6のパターンを反映してフ
ィールド酸化膜7が形成される。Next, as shown in FIG. 1d, selective oxidation is performed. By this selective oxidation, field oxide film 7 is formed reflecting the pattern of removed portion 6.
このときシリコン酸化膜2とシリコン基板1の界面では
、横方向に酸化が進んで行くが、上記ポリシリコン層3
の作用によって、十分に小さいバーズビークのフィール
ド酸化膜7が得られることになる。また、さらに第2の
半導体酸化膜であるシリコン酸化膜4によっても選択酸
化のストレスが緩和され、ポリシリコンN3へ穴が設け
られるのを未然に防止できる。At this time, oxidation progresses laterally at the interface between the silicon oxide film 2 and the silicon substrate 1, but the polysilicon layer 3
By this action, a field oxide film 7 with a sufficiently small bird's beak can be obtained. Furthermore, the stress of selective oxidation is also alleviated by the silicon oxide film 4, which is the second semiconductor oxide film, and it is possible to prevent holes from being formed in the polysilicon N3.
次に、第1図eに示すように、マスク層のシリコン窒化
膜5がホノトりん酸によって除去される。Next, as shown in FIG. 1e, the silicon nitride film 5 of the mask layer is removed with phosphoric acid.
この時、そのシリコン窒化膜5の下部にはシリコン酸化
膜4が形成されているために、その下のポリシリコン層
3が除去されない。そのために、基板への悪影響が防止
される。At this time, since the silicon oxide film 4 is formed under the silicon nitride film 5, the polysilicon layer 3 thereunder is not removed. Therefore, adverse effects on the substrate are prevented.
次に、第1図rに示すように、ポリシリコン層3の保護
膜として機能した薄いシリコン酸化膜4を除去し、さら
にポリシリコンN3を除去する。Next, as shown in FIG. 1r, the thin silicon oxide film 4 that served as a protective film for the polysilicon layer 3 is removed, and the polysilicon N3 is further removed.
以下、ゲート酸化膜の形成や不純物領域の形成等を行っ
て素子を完成する。Thereafter, a gate oxide film and an impurity region are formed to complete the device.
このような本実施例の半導体装置の製造方法では、上記
シリコン酸化膜4がシリコン窒化膜5のエンチング時の
保護膜として機能するために、ポリシリコン層3が局所
的に除去されるような弊害を防止することができる。ま
た、シリコン酸化膜4によっても選択酸化時のストレス
が緩和され、ポリシリコン層3に穴が設けられるのを防
止できる。In the semiconductor device manufacturing method of this embodiment, since the silicon oxide film 4 functions as a protective film during etching of the silicon nitride film 5, there is a problem that the polysilicon layer 3 is locally removed. can be prevented. Furthermore, the stress during selective oxidation is also alleviated by the silicon oxide film 4, and the formation of holes in the polysilicon layer 3 can be prevented.
第2の実施例
本実施例は、耐圧の向上を目的とした改良型の選択酸化
方法にかかる半導体装置の製造方法である。以下、本実
施例を第2図a〜第2図「を参照しながら説明する。Second Embodiment This embodiment is a method for manufacturing a semiconductor device using an improved selective oxidation method aimed at improving breakdown voltage. Hereinafter, this embodiment will be explained with reference to FIGS. 2a to 2".
まず、第2図aに示すように、シリコン基板21上に熱
酸化等の方法によって、パッド酸化膜としてのシリコン
酸化膜22を形成する。このシリコン酸化膜2の膜厚は
、薄いものとされ、例えば50人程度とされる。次に、
このシリコン酸化膜2上にポリシリコンN23がCVD
法等によって形成される。ポリシリコン層23は、選択
酸化時の緩衝層として機能する。すなわち、このポリシ
リコン層23を利用して応力の緩和やバーズビークを小
さくさせる。このポリシリコン層23上にはシリコン窒
化膜24をCVD法により形成する。First, as shown in FIG. 2a, a silicon oxide film 22 as a pad oxide film is formed on a silicon substrate 21 by a method such as thermal oxidation. The thickness of this silicon oxide film 2 is assumed to be thin, for example, about 50 people. next,
Polysilicon N23 is deposited on this silicon oxide film 2 by CVD.
Formed by law, etc. Polysilicon layer 23 functions as a buffer layer during selective oxidation. That is, this polysilicon layer 23 is used to relieve stress and reduce bird's beak. A silicon nitride film 24 is formed on this polysilicon layer 23 by the CVD method.
ここで、第1の実施例のようにシリコン酸化膜を介する
ようにしても良い。そして、シリコン窒化膜24上にレ
ジスト層25が形成され、このレジス)]’W25はフ
ィールド酸化膜の形成予定領域で窓明けされ開口部26
が形成される。Here, a silicon oxide film may be used as in the first embodiment. Then, a resist layer 25 is formed on the silicon nitride film 24, and this resist layer 25 is a window formed in the area where the field oxide film is to be formed.
is formed.
次に、第2図すに示すように、そのバターニングしたレ
ジスト層25をマスクとしてシリコン窒化膜24をエツ
チング除去する。このバターニングによって、シリコン
窒化膜24の除去部27の底部ではポリシリコンN23
が露出する。Next, as shown in FIG. 2, the silicon nitride film 24 is etched away using the patterned resist layer 25 as a mask. Due to this buttering, polysilicon N23 is formed at the bottom of the removed portion 27 of the silicon nitride film 24.
is exposed.
次に、第2図Cに示すように、除去部27の端部で上記
ポリシリコン層23をテーパー状にエツチングして、そ
のポリシリコン層23にテーパー部28を設ける。この
テーパー部2日の形成は、等方性エツチングによる方法
や、ポリシリコン層の一部を酸化する方法、レジスト層
等をその端部でだれさせる方法、或いはSiC/!n+
Nzガスを所要の条件で用いてエツチングする方法等の
種々の手段が挙げられる。このテーパー部28は、シリ
コン窒化膜24の除去部27の端部から、中心に向かっ
て徐々にその膜厚が薄くなるような形状とされ、必ずし
も直線的な傾斜を有するものでなくとも良い。このテー
パー部28の機能は、その傾斜に沿って異なるポリシリ
コン層23の膜厚の差から、それぞれのところでイオン
注入の阻止能を異ならせ、もって不純物濃度の傾斜を反
映した分布を得ることにある。テーパー部28の無い除
去部27の中心では、シリコン酸化膜22が露出する。Next, as shown in FIG. 2C, the polysilicon layer 23 is etched into a tapered shape at the end of the removed portion 27 to provide a tapered portion 28 in the polysilicon layer 23. Then, as shown in FIG. This taper part can be formed in two days by isotropic etching, by oxidizing a part of the polysilicon layer, by making a resist layer sag at its edges, or by using SiC/! n+
Various methods may be used, such as etching using Nz gas under required conditions. The tapered portion 28 has a shape in which the film thickness gradually decreases from the end of the removed portion 27 of the silicon nitride film 24 toward the center, and does not necessarily have a linear slope. The function of this tapered portion 28 is to vary the ion implantation stopping power at each location due to the difference in film thickness of the polysilicon layer 23 along its slope, thereby obtaining a distribution that reflects the slope of the impurity concentration. be. At the center of the removed portion 27 without the tapered portion 28, the silicon oxide film 22 is exposed.
次に、第2図dに示すように、チャンネルストッパー領
域の形成のためのイオン注入を行う。このイオン注入は
、上記パターニングされたシリコン窒化膜24及びポリ
シリコン層23のテーパー部28をマスクとして選択的
に行われる。打ち込まれる不純物は、基板がp型ならば
p型のボロン等であり、基板がn型ならばn型のリン、
砒素等である。本実施例ではボロンをイオン注入する。Next, as shown in FIG. 2d, ion implantation is performed to form a channel stopper region. This ion implantation is selectively performed using the patterned silicon nitride film 24 and the tapered portion 28 of the polysilicon layer 23 as a mask. The implanted impurities are p-type boron, etc. if the substrate is p-type, and n-type phosphorus, etc. if the substrate is n-type.
Arsenic, etc. In this embodiment, boron ions are implanted.
このイオン注入によって、テーパー部28の無い除去部
27の中心部では、高濃度に不純物が打ち込まれ、テー
パー部28の下部では、その傾斜にそった不純物濃度分
布を有するように不純物が打ち込まれることになる。す
なわち、除去部の端部側では、その不純物濃度が徐々に
低(なる分布となる。By this ion implantation, impurities are implanted at a high concentration in the center of the removed portion 27 where there is no tapered portion 28, and impurities are implanted in the lower part of the tapered portion 28 so as to have an impurity concentration distribution along the slope. become. That is, on the end side of the removed portion, the impurity concentration becomes gradually lower.
次に、第2図eに示すように、選択酸化が行われる。こ
の選択酸化によって、除去部27のパターンを反映して
フィールド酸化膜29が形成される。このときシリコン
酸化膜22とシリコン基板21の界面では、横方向に酸
化が進んで行くが、上記ポリシリコン層23の作用によ
って、十分に小さいバーズビークのフィールド酸化膜2
9が得られる。また、上記ポリシリコン層23のテーパ
ー部28もストレスの緩和に寄与する。Next, as shown in FIG. 2e, selective oxidation is performed. By this selective oxidation, a field oxide film 29 is formed reflecting the pattern of the removed portion 27. At this time, oxidation progresses laterally at the interface between the silicon oxide film 22 and the silicon substrate 21, but due to the action of the polysilicon layer 23, the field oxide film 2 has a sufficiently small bird's beak.
9 is obtained. Further, the tapered portion 28 of the polysilicon layer 23 also contributes to stress relief.
次に、上記シリコン窒化膜24とポリシリコン層23が
除去され、アニール、ゲート酸化膜、ゲート電極、不純
物拡散領域の形成等を経て、フィールド酸化膜29に隣
接してn゛型の高濃度不純物領域30がシリコン基板2
1の表面に形成される。また、フィールド酸化膜29の
下部には、p型の不純物領域からなるチャンネルストッ
パー領域31が形成される。ここで、このチャンネルス
トッパー領域31の不純物濃度は、フィールド酸化膜2
9の端部側31bで低濃度となり、中心側31aで高濃
度となる。従って、n゛型の高濃度不純物領域30とは
、端部側31bの低濃度の不純物領域が接することにな
り、高濃度の不純物領域同士がぶつかり合わないため、
その接合耐圧の劣化を防止できることになる。Next, the silicon nitride film 24 and the polysilicon layer 23 are removed, and after annealing, forming a gate oxide film, a gate electrode, an impurity diffusion region, etc., an n-type high concentration impurity is added adjacent to the field oxide film 29. Region 30 is silicon substrate 2
Formed on the surface of 1. Furthermore, a channel stopper region 31 made of a p-type impurity region is formed under the field oxide film 29. Here, the impurity concentration of this channel stopper region 31 is equal to that of the field oxide film 2.
9, the concentration is low on the end side 31b, and the concentration is high on the center side 31a. Therefore, the n-type high concentration impurity region 30 is in contact with the low concentration impurity region on the end side 31b, and the high concentration impurity regions do not collide with each other.
This means that deterioration of the junction breakdown voltage can be prevented.
このように本実施例の半導体装置の製造方法では、選択
酸化の除去部の端部にテーパー部28が形成されるため
、チャンネルストッパー領域の形成のためのイオン注入
による不純物濃度分布は、中心側で高濃度とされ、端部
側で低濃度になる。In this way, in the semiconductor device manufacturing method of this embodiment, since the tapered part 28 is formed at the end of the removed part by selective oxidation, the impurity concentration distribution due to ion implantation for forming the channel stopper region is on the center side. The concentration is high at the edges, and the concentration is low at the edges.
このため、中心側の高濃度の部分でフィールド反転電圧
を高いものにすることができ、同時にその端部が低濃度
のために接合耐圧も高くすることができる。Therefore, the field inversion voltage can be made high in the high concentration part on the center side, and at the same time, the junction breakdown voltage can also be made high because the end part is low concentration.
本願の第1の発明にかかる半導体装置の製造方法では、
半導体層上に第2の半導体酸化膜が形成されることから
、選択酸化後の半導体窒化膜の除去を確実に選択的に行
うことができ、従って、半導体層が局所的に除去されて
しまい、基板に悪影響が及ぶような弊害を防止できる。In the method for manufacturing a semiconductor device according to the first invention of the present application,
Since the second semiconductor oxide film is formed on the semiconductor layer, the semiconductor nitride film after selective oxidation can be reliably and selectively removed, so that the semiconductor layer is not locally removed. It is possible to prevent problems that may adversely affect the board.
また、本願の第2の発明の半導体装置の製造方法では、
選択酸化の除去部の端部で半導体層がテーパー状とされ
るため、チャンネルストッパー領域の形成のためのイオ
ン注入を行った時では、端部で低濃度、中心部で高濃度
のチャンネルストッパー領域が得られることになる。従
って、接合耐圧を向上させることができ、同時にフィー
ルド反転電圧も高めることができる。Further, in the method for manufacturing a semiconductor device according to the second invention of the present application,
Since the semiconductor layer is tapered at the edges of the portion removed by selective oxidation, when ion implantation is performed to form a channel stopper region, the channel stopper region has a low concentration at the edges and a high concentration at the center. will be obtained. Therefore, the junction breakdown voltage can be improved, and at the same time, the field inversion voltage can also be increased.
第1図a〜第1図fは本願の第1の発明にかかる半導体
装置の製造方法の一例を説明するためのそれぞれ工程断
面図、第2図a〜第2図fは本願の第2の発明にかかる
半導体装置の製造方法の一例を説明するためのそれぞれ
工程断面図、第3図a〜第3図Cは従来のポリシリコン
層を用いて選択酸化する方法の問題点を説明するための
それぞれ工程断面図である。
■、21・・・シリコン基板
2.22・・・シリコン酸化膜
3.23・・・ポリシリコン層
4・・・シリコン酸化膜
5.24・・・シリコン窒化膜
6.27・・・除去部
7.29・・・フィールド酸化膜
28・・・テーパー部
31・・・チャンネルストッパー領域
30・・・高濃度不純物領域1a to 1f are process cross-sectional views for explaining an example of a method for manufacturing a semiconductor device according to the first invention of the present application, and FIGS. 2a to 2f are process sectional views of the second invention of the present application. 3A to 3C are process cross-sectional views for explaining an example of the method for manufacturing a semiconductor device according to the invention, and FIGS. Each is a process sectional view. ■, 21...Silicon substrate 2.22...Silicon oxide film 3.23...Polysilicon layer 4...Silicon oxide film 5.24...Silicon nitride film 6.27...Removed portion 7.29...Field oxide film 28...Tapered portion 31...Channel stopper region 30...High concentration impurity region
Claims (2)
方法において、 耐酸化マスクとして、第1の半導体酸化膜、半導体層、
第2の半導体酸化膜、半導体窒化膜を順次積層させたマ
スクを用いて選択的に酸化する工程と、 上記第2の半導体酸化膜及び選択的に形成した酸化膜に
対して選択的に上記半導体窒化膜を除去する工程とを具
備する半導体装置の製造方法。(1) In a method for manufacturing a semiconductor device in which a semiconductor region is selectively oxidized, the oxidation-resistant mask includes a first semiconductor oxide film, a semiconductor layer,
selectively oxidizing the second semiconductor oxide film and the selectively formed oxide film using a mask in which a second semiconductor oxide film and a semiconductor nitride film are sequentially stacked; A method for manufacturing a semiconductor device, comprising the step of removing a nitride film.
成する半導体、装置の製造方法において、半導体領域上
に半導体酸化膜と半導体層と半導体窒化膜とを順次積層
させて形成する工程と、選択的に上記半導体窒化膜をエ
ッチング除去する工程と、 その除去部の端部で上記半導体層をテーパー状に形成す
る工程と、 上記除去部に選択的にチャンネルストッパー領域となる
不純物をイオン注入し、上記テーパー部に対応する上記
半導体領域には、他部に比べて低濃度の不純物を導入す
る工程と、 選択酸化を行って素子分離領域を形成する工程とからな
る半導体装置の製造方法。(2) A method for manufacturing a semiconductor or device in which a semiconductor region is selectively oxidized to form an element isolation region, including a step of sequentially stacking a semiconductor oxide film, a semiconductor layer, and a semiconductor nitride film on the semiconductor region. , a step of selectively etching away the semiconductor nitride film, a step of forming the semiconductor layer in a tapered shape at the end of the removed portion, and selectively implanting impurities into the removed portion to become a channel stopper region. A method for manufacturing a semiconductor device comprising the steps of: introducing an impurity at a lower concentration into the semiconductor region corresponding to the tapered portion than in other portions; and performing selective oxidation to form an element isolation region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63220209A JP2775765B2 (en) | 1988-09-02 | 1988-09-02 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63220209A JP2775765B2 (en) | 1988-09-02 | 1988-09-02 | Semiconductor device manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0268930A true JPH0268930A (en) | 1990-03-08 |
| JP2775765B2 JP2775765B2 (en) | 1998-07-16 |
Family
ID=16747598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63220209A Expired - Fee Related JP2775765B2 (en) | 1988-09-02 | 1988-09-02 | Semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2775765B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03145730A (en) * | 1989-10-19 | 1991-06-20 | American Teleph & Telegr Co <Att> | Manufacture of ic semiconductor device |
| US5338750A (en) * | 1992-11-27 | 1994-08-16 | Industrial Technology Research Institute | Fabrication method to produce pit-free polysilicon buffer local oxidation isolation |
| JPH06291107A (en) * | 1991-10-23 | 1994-10-18 | American Teleph & Telegr Co <Att> | Method for manufacturing semiconductor integrated circuit |
| US5994203A (en) * | 1996-02-28 | 1999-11-30 | Micron Technology, Inc. | Process for stress reduction in silicon during field isolation |
| JP2007162288A (en) * | 2005-12-13 | 2007-06-28 | Asahi Kasei Homes Kk | Reinforcement method for additional beams and floor panels |
| JP2012234988A (en) * | 2011-05-02 | 2012-11-29 | Canon Inc | Manufacturing method for semiconductor device, and manufacturing method for cmos image sensor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5397380A (en) * | 1977-02-07 | 1978-08-25 | Toshiba Corp | Manufacture of semiconductor device |
| JPS6266647A (en) * | 1985-09-19 | 1987-03-26 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Forming method for oxide separating region |
-
1988
- 1988-09-02 JP JP63220209A patent/JP2775765B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5397380A (en) * | 1977-02-07 | 1978-08-25 | Toshiba Corp | Manufacture of semiconductor device |
| JPS6266647A (en) * | 1985-09-19 | 1987-03-26 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Forming method for oxide separating region |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03145730A (en) * | 1989-10-19 | 1991-06-20 | American Teleph & Telegr Co <Att> | Manufacture of ic semiconductor device |
| JPH06291107A (en) * | 1991-10-23 | 1994-10-18 | American Teleph & Telegr Co <Att> | Method for manufacturing semiconductor integrated circuit |
| US5338750A (en) * | 1992-11-27 | 1994-08-16 | Industrial Technology Research Institute | Fabrication method to produce pit-free polysilicon buffer local oxidation isolation |
| US5994203A (en) * | 1996-02-28 | 1999-11-30 | Micron Technology, Inc. | Process for stress reduction in silicon during field isolation |
| JP2007162288A (en) * | 2005-12-13 | 2007-06-28 | Asahi Kasei Homes Kk | Reinforcement method for additional beams and floor panels |
| JP2012234988A (en) * | 2011-05-02 | 2012-11-29 | Canon Inc | Manufacturing method for semiconductor device, and manufacturing method for cmos image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2775765B2 (en) | 1998-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0268930A (en) | Manufacture of semiconductor device | |
| JPS61141151A (en) | Methods of forming and manufacturing insulation layer for separation between active areas of cmos circuit | |
| JPS63257231A (en) | Manufacture of semiconductor device | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPH07307305A (en) | Method for forming a field oxide layer in which a field implantation region is a lower layer using a low temperature oxide layer on an implantation mask | |
| JPH0763072B2 (en) | Method for separating semiconductor devices | |
| US5668043A (en) | Method for forming isolated regions in a semiconductor device | |
| JPH03142856A (en) | Manufacture of semiconductor device | |
| KR0167231B1 (en) | Isolation method for semiconductor device | |
| JPH027558A (en) | Semiconductor device and manufacture thereof | |
| JPS6037614B2 (en) | Manufacturing method of semiconductor device | |
| KR100287916B1 (en) | Method for manufacturing isolation layer of semiconductor device | |
| JPH04267336A (en) | Manufacture of semiconductor device | |
| JPS6017929A (en) | Manufacture of semiconductor device | |
| JPS63280437A (en) | Formation of isolation region of semiconductor device | |
| JPS62131538A (en) | Manufacture of semiconductor device | |
| JPS62248236A (en) | Manufacture of semiconductor device | |
| JPS6328067A (en) | Manufacture of semiconductor device | |
| JPH021975A (en) | Master slice type semiconductor device | |
| JPS62130523A (en) | Manufacture of semiconductor device | |
| JPH03181136A (en) | Manufacture of semiconductor device | |
| JPS59124143A (en) | Manufacture of semiconductor integrated circuit | |
| JPH04309226A (en) | Manufacture of semiconductor device | |
| JPS58175843A (en) | Manufacture of semiconductor integrated circuit | |
| JPS58180062A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |